EDA设计(1)

EDA设计的基本流程:

1. 原理图(SCH)的设计        原理图:表达电路设计方案

2. 网络报表(NET)的生成设计  网络报表:原理图与印制板直接的纽带

3. 印制板(PCB)的设计        PCB工厂加工制作的基础

 

印制电路板总体 设计流程:[*项:高速板必须的步骤 低速板({zg}信号频率不大于50MHz)不需要]

1. 原理图的设计

*2. 原理图的仿真

3. 网络报表生成

4. 印制板的设计

*5. 信号完整性分析

6. 文件存储及打印

 

原理图的一般设 计流程:

1. 启动原理图编辑器

2. 设置原理图图纸

3. 设置工作环境

4. 装载元件库

5. 放置元件并布局

6. 原理图布线

7. 原理图的电气设计

8. 网络报表及其他报表的生成

9. 文件存储及打印

 

PCB设计的一般流程:

1. 启动印制板编辑器

2. 设置工作环境

3. 添加网络报表

4. 设置PCB设计规则

5. 放置元件并布局

6. 印制电路板布线

7. 设计规则检查

8. 各种报表的生成

9. 文件存储及打印

 

PCB线宽与电流关系

 

印制板的基本设计准则

 

1. 抗干扰设计原则

2. 热设计原则 -40~85

3. 抗震设计原则

4. 可测试型设计原则:测试点

 

抗 干扰设计原则:

1. 电源线的设计

1)选择合适的电源:功率的要求、电位的要求、频率的要求、干净度的要求(纹波)

2)尽量加宽电源线

3)保证电源线、地线走向和与数据传输防线一致

4)使用抗干扰元器件(磁珠、电源滤波器、屏蔽罩等)

5)电源入口添加去耦电容(10-100uF)或上拉电阻

2. 地线的设计

1)模拟地和数字地分开

2)尽量采用单点接地(低频电路应采用部分串联再并联进行单点接地,高频电路应采用多点接地)

3)尽量加宽地线(地线的电流应为三倍的印制板允许电流,在2-3mm以上,即大面积铺铜)

4)将敏感电路连接到稳定的接地参考 源

5)对PCB板进行分区设计,把高带宽的噪声电路与低频电路分开(尽量使干扰电流不通过公共的接地回路)

6)尽量减少接地环路的面积(用来降 低电路的感应噪声)

3. 元器件的配置

1)不要有过长的平行信号(相邻板之间、同一板相邻层面之间、同一层面相邻布线之间)

2)保证PCB的时钟发生器、晶振和CPU的时钟输入端尽量靠近,同时远离其他低频器件

3)元器件应围绕核心器件进行配置,尽量减少引线长度、引脚和连接

4)对PCB板进行分区布局(使噪声元器件与非噪声元器件有一定距离)

5)考虑PCB板在机箱中位置和方向(保证发热量大的元器件处于上方)

6)缩短高频元器件之间的引线(同时 减少分布参数和电磁干扰)

4. 去耦电容的配置(作用:作为集成电路的蓄能电容;旁路掉器件的高频噪声)

1)每10个集成电路要加一片充放电电容(10uF

2)引线式电容用于低频,贴片式电容用于高频

3)每个集成芯片要布置一个0.01uF0.1uF的陶瓷电容 [如果印制板的空间不够,可以在每48个芯片布置一个110uF的钽电容]

4)对抗噪声能力弱、关断时电源变化大的器件【如RAMROM存储器件 在其电源线或地线之间】要加高频去耦电容

5)电容之间不要共用过孔(可以考虑 打多个过孔接电源和地 电容的过孔尽量接近焊盘)

6)去耦电容引线不能太长(尤其是高频旁路电容不能带引线 引线过长去耦的作用就不大了)

5. 降低噪声和电磁干扰的原则

1)尽量采用45°折线而不是90°折线(可减少高频信号对外的发射和耦合)

2)用串联电阻的方法来降低电路信号 边沿的跳变速率(同时吸收接收端的反射)

3)石英晶振的外壳要接地(石英晶振的下面和对噪声敏感的器件下面不要走线)

4)闲置不用的门电路输出端不要悬空(闲置不用的运放正输入端接地,负输入端接输出端)

5)时钟线垂直于I/O线时干扰小(时钟元件的引脚尽量远离印制板的I/O电缆)

6)尽量让时钟线周围的电动势趋于零(用地线将时钟区圈起来,时钟线应尽量的短,时钟信号是板子上频率{zg}的信号)

7I/O驱动电路尽量靠近PCB的边缘(同时总线、时钟、偏选 信号要尽量远离I/O线和接插件)

8)任何信号不要形成回路(如果出现环路,应尽量减少出现环路的面积)

9)对高频板,电容的分布电感不能忽略,电感的分布电容也不能忽略

10)通常功率线、交流线尽量布置在和信号线不同的板子上(如果布置在一个板上,功率线、交流线应该与信号线分开走线,避免噪声。)

6. 其他设计原则(通用原则)

1CMOS的未使用引脚要通过电阻接地或接电源(CMOS输入阻抗比较高且易受感染),不可悬空

2)用RC电路来吸收继电器、接触器、按钮等元件的放电电流

3)(数据、地址、控制)总线上加10K左右的上拉电阻有助于抗干扰

4)采用全译码有更好的抗干扰性

5)元器件不用引脚通过10K上拉电阻接电源(或与使用的引脚进行并接)

6)(数据、地址、控制)总线尽量短,尽量保持一样长度

7)(多层板中)两层之间的布线尽量 垂直,防止相互间的干扰

8)发热元器件尽量避开敏感元件(电解电容、温度传感器)

 

正面横向走线,反面纵向走线

对于电源线和地线:走线越粗越好。然而信号线不是这样,信号线走线越长、越粗,天线效应越强。

要使单片机系统有良好的EMC性能,PCB设计十分关键。

(1)       要有良好的地线层。

良好的地线层处处等电位。不会产生共模电阻耦合,也不会经地线形成环流产生天线效应;良好的地线层能 使EMI以最短的路径进入地线而消失

建立良好地层的{zh0}方法是采用多层板,一层专门用作接地层,如果只能用双面板,也难怪当尽量从正面走 线,反面用作地线层,不得已才从反面过线。

(2)       保持足够的距离。

对于可能出现有害耦合或辐射的两根线或两组或要保持足够的距离,如滤波器的输入与输出、光耦的输入与 输出、交流电源线与弱信号线等。

(3)       长 线加低通滤波器。

走线尽量短,不得已走 的长线应当在合理的位置插入CRCLC低通滤波器。

(4)       出 了地线,能用细线的不要用粗线。(电源线可稍微加宽)

 

布线的宽度和电流:

一 般(电流不大于1A的情况)宽度不宜小于0.25mm10mil

在高密度高精度的PCB上,间距和线宽一般为0.3mm12mil

当铜箔的厚度在50um左右时,导线的宽度在1-1.5mm60mil 2A

公 共地一般80mil,对于有微处理器的应用更要注意。

 

多高的频率才算高速板?

当信号的上升、下降沿时间 < 3~6倍信号传输时间时,即认为是高速信号

 

多层板:

1.       堆叠与分层

2.       阻抗匹配

 

电源线和地线布局注意事项:

1.       电源线尽量 短,走直线,而且{zh0}走树形,不要走环形

2.       地线环路问题:对于数字电路来说,地线环路造成的地线环流也就是几十毫伏级别的,而TTL的抗干扰门限是1.2VCMOS电路更可以达到1/2电源电压,即地线环流根本不会 影响电路的工作。相反,如果地线不闭合,问题会更大,数字电路在工作时产生的脉冲电源电流会造成各点的地电位的不平衡。在模拟部分是不可以使用地线环路的。

已投稿到:
郑重声明:资讯 【EDA设计(1)】由 发布,版权归原作者及其所在单位,其原创性以及文中陈述文字和内容未经(企业库qiyeku.com)证实,请读者仅作参考,并请自行核实相关内容。若本文有侵犯到您的版权, 请你提供相关证明及申请并与我们联系(qiyeku # qq.com)或【在线投诉】,我们审核后将会尽快处理。
—— 相关资讯 ——