与DDR相比，DDR2最主要的改进是在内存模块速度相同的情况下，可以提供相当于DDR内存两倍的带宽。这主要是通过在每个设备上高效率使用两个DRAM核心来实现的。作为对比，在每个设备上DDR内存只能够使用一个DRAM核心。技术上讲，DDR2内存上仍然只有一个DRAM核心，但是它可以并行存取，在每次存取中处理4个数据而不是两个数据。
DDR2与DDR的区别示意图
与双倍速运行的数据缓冲相结合，DDR2内存实现了在每个时钟周期处理多达4bit的数据，比传统DDR内存可以处理的2bit数据高了一倍。DDR2内存另一个改进之处在于，它采用FBGA封装方式替代了传统的TSOP方式。
然而，尽管DDR2内存采用的DRAM核心速度和DDR的一样，但是我们仍然要使用新主板才能搭配DDR2内存，因为DDR2的物理规格和DDR是不兼容的。首先是接口不一样，DDR2的针脚数量为240针，而DDR内存为184针；其次，DDR2内存的VDIMM电压为1.8V，也和DDR内存的2.5V不同。
DDR2的定义：
DDR2（Double Data Rate 2） SDRAM是由JEDEC（电子设备工程联合委员会）进行开发的新生代内存技术标准，它与上一代DDR内存技术标准{zd0}的不同就是，虽然同是采用了在时钟的上升/下降延同时进行数据传输的基本方式，但DDR2内存却拥有两倍于上一代DDR内存预读取能力（即：4bit数据读预取）。换句话说，DDR2内存每个时钟能够以4倍外部总线的速度读/写数据，并且能够以内部控制总线4倍的速度运行。
此外，由于DDR2标准规定所有DDR2内存均采用FBGA封装形式，而不同于目前广泛应用的TSOP/TSOP-II封装形式，FBGA封装可以提供了更为良好的电气性能与散热性，为DDR2内存的稳定工作与未来频率的发展提供了坚实的基础。回想起DDR的发展历程，从{dy}代应用到个人电脑的DDR200经过DDR266、DDR333到今天的双通道DDR400技术，{dy}代DDR的发展也走到了技术的极限，已经很难通过常规办法提高内存的工作速度；随着Intel{zx1}处理器技术的发展，前端总线对内存带宽的要求是越来越高，拥有更高更稳定运行频率的DDR2内存将是大势所趋。
DDR2与DDR的区别：
在了解DDR2内存诸多新技术前，先让我们看一组DDR和DDR2技术对比的数据。
1、延迟问题：
从上表可以看出，在同等核心频率下，DDR2的实际工作频率是DDR的两倍。这得益于DDR2内存拥有两倍于标准DDR内存的4BIT预读取能力。换句话说，虽然DDR2和DDR一样，都采用了在时钟的上升延和下降延同时进行数据传输的基本方式，但DDR2拥有两倍于DDR的预读取系统命令数据的能力。也就是说，在同样100MHz的工作频率下，DDR的实际频率为200MHz，而DDR2则可以达到400MHz。
这样也就出现了另一个问题：在同等工作频率的DDR和DDR2内存中，后者的内存延时要慢于前者。举例来说，DDR 200和DDR2-400具有相同的延迟，而后者具有高一倍的带宽。实际上，DDR2-400和DDR 400具有相同的带宽，它们都是3.2GB/s，但是DDR400的核心工作频率是200MHz，而DDR2-400的核心工作频率是100MHz，也就是说DDR2-400的延迟要高于DDR400。
2、封装和发热量：
DDR2内存技术{zd0}的突破点其实不在于用户们所认为的两倍于DDR的传输能力，而是在采用更低发热量、更低功耗的情况下，DDR2可以获得更快的频率提升，突破标准DDR的400MHZ限制。
DDR内存通常采用TSOP芯片封装形式，这种封装形式可以很好的工作在200MHz上，当频率更高时，它过长的管脚就会产生很高的阻抗和寄生电容，这会影响它的稳定性和频率提升的难度。这也就是DDR的核心频率很难突破275MHZ的原因。而DDR2内存均采用FBGA封装形式。不同于目前广泛应用的TSOP封装形式，FBGA封装提供了更好的电气性能与散热性，为DDR2内存的稳定工作与未来频率的发展提供了良好的保障。
DDR2内存采用1.8V电压，相对于DDR标准的2.5V，降低了不少，从而提供了明显的更小的功耗与更小的发热量，这一点的变化是意义重大的。
DDR2采用的新技术：
除了以上所说的区别外，DDR2还引入了三项新的技术，它们是OCD、ODT和Post CAS。
OCD（Off-Chip Driver）：也就是所谓的离线驱动调整，DDR II通过OCD可以提高信号的完整性。DDR II通过调整上拉（pull-up）/下拉（pull-down）的电阻值使两者电压相等。使用OCD通过减少DQ-DQS的倾斜来提高信号的完整性；通过控制电压来提高信号品质。
ODT：ODT是内建核心的终结电阻器。我们知道使用DDR SDRAM的主板上面为了防止数据线终端反射信号需要大量的终结电阻。它大大增加了主板的制造成本。实际上，不同的内存模组对终结电路的要求是不一样的，终结电阻的大小决定了数据线的信号比和反射率，终结电阻小则数据线信号反射低但是信噪比也较低；终结电阻高，则数据线的信噪比高，但是信号反射也会增加。因此主板上的终结电阻并不能非常好的匹配内存模组，还会在一定程度上影响信号品质。DDR2可以根据自已的特点内建合适的终结电阻，这样可以保证{zj0}的信号波形。使用DDR2不但可以降低主板成本，还得到了{zj0}的信号品质，这是DDR不能比拟的。
Post CAS：它是为了提高DDR II内存的利用效率而设定的。在Post CAS操作中，CAS信号（读写/命令）能够被插到RAS信号后面的一个时钟周期，CAS命令可以在附加延迟（Additive Latency）后面保持有效。原来的tRCD（RAS到CAS和延迟）被AL（Additive Latency）所取代，AL可以在0，1，2，3，4中进行设置。由于CAS信号放在了RAS信号后面一个时钟周期，因此ACT和CAS信号永远也不会产生碰撞冲突。
总的来说，DDR2采用了诸多的新技术，改善了DDR的诸多不足，虽然它目前有成本高、延迟慢能诸多不足，但相信随着技术的不断提高和完善，这些问题终将得到解决。

SD内存条金手指引脚功能定义
1 VSS 22 NC 43 VSS 64 VSS 85 VSS 106 NC 127 VSS 148 VSS

2 D0 23 VSS 44 NC 65 D21 86 D32 107 VSS 128 CKE0 149 D53

3 D1 24 NC 45 S2# 66 D22 87 D33 108 NC 129 S3# 150 D54

4 D2 25 NC 46 DMB2 67 DQ23 88 D34 109 NC 130 DMB6 151 D55

5 D3 26 VDD 47 DMB3 68 VSS 89 D35 110 VDD 131 DMB7 152 VSS

6 VDD 27 WE# 48 NC 69 D24 90 VDD 111 CAS# 132 NC 153 D56

7 D4 28 DMB0 49 VDD 70 D25 91 D36 112 DMB4 133 VDD 154 D57

8 D5 29 DMB1 50 NC 71 D26 92 D37 113 DMB5 134 NC 155 D58

9 D6 30 S0# 51 NC 72 D27 93 D38 114 S1# 135 NC 156 D59

10 D7 31 NC 52 NC 73 VDD 94 D39 115 RAS# 136 NC 157 VDD

11 D8 32 VSS 53 NC 74 D28 95 D40 116 VSS 137 NC 158 D60

12 VSS 33 A0 54 VSS 75 D29 96 VSS 117 A1 138 VSS 159 D61

13 D9 34 A2 55 D16 76 D30 97 D41 118 A3 139 D48 160 D62

14 D10 35 A4 56 D17 77 D31 98 D42 119 A5 140 D49 161 D63

15 D11 36 A6 57 D18 78 VSS 99 D43 120 A7 141 D50 162 VSS

16 D12 37 A8 58 D19 79 CK2 100 D44 121 A9 142 D51 163 CK3

17 D13 38 A10 59 VDD 80 NC 101 D45 122 BA0 143 VDD 164 NC

18 VDD 39 BA1 60 D20 81 NC 102 VDD 123 A11 144 D52 165 SA0

19 D14 40 VDD 61 NC 82 SDA 103 D46 124 VDD 145 NC 166 SA1

20 D15 41 VDD 62 NC 83 SCL 104 D47 125 CK1 146 NC 167 SA2

21 NC 42 CK0 63 CKE1 84 VDD 105 NC 126 A12 147 NC 168 VDD

DDR内存条金手指引脚功能定义
1 VREF 24 D17 47 DNU 70 VDD 93 VSS 116 VSS 139 VSS 162 D47

2 D0 25 DS2 48 A0 71 NC 94 D4 117 D21 140 DNU 163 NC

3 VSS 26 VSS 49 DNU 72 D48 95 D5 118 A11 141 A10 164 VDDQ

4 D1 27 A9 50 VSS 73 D49 96 VDDQ 119 DM2 142 DNU 165 D52

5 DS0 28 D18 51 DNU 74 VSS 97 DM0 120 VDD 143 VDDQ 166 D53

6 D2 29 A7 52 BA1 75 CK2# 98 D6 121 D22 144 DNU 167 A13

7 VDD 30 VDDQ 53 D32 76 CK2 99 D7 122 A8 145 VSS 168 VDD

8 D3 31D19 54 VDDQ 77 VDDQ 100 VSS 123 D23 146 D36 169 DM6

9 NC 32 A5 55 D33 78 DS6 101 NC 124 VSS 147 D37 170 D54

10 NC 33 D24 56 DS4 79 D50 102 NC 125 A6 148 VDD 171 DQ55

11 VSS 34 VSS 57 D34 80 D51 103 NC 126 D28 149 DM4 172 VDDQ

12 D8 35 D25 58 VSS 81 VSS 104 VDDQ 127 D29 150 D38 173 NC

13 D9 36 DS3 59 BA0 82 NC 105 D12 128 VDDQ 151 D39 174 D60

14 DS1 37 A4 60 D35 83 D56 106 D13 129 DM3 152 VSS 175 D61

15 VDD 38 VDD 61 D40 84 D57 107 DM1 130 A3 153 D44 176 VSS

16 CK1 39 D26 62 VDDQ 85 VDD 108 VDD 131 D30 154 RAS# 177 DM7

17 CK1# 40 D27 63 WE# 86 DS7 109 D14 132 VSS 155 D45 178 D62

18 VSS 41 A2 64 D41 87 D58 110 D15 133 D31 156 VDDQ 179 D63

19 D10 42 VSS 65 CAS# 88 D59 111 CKE1 134 DNU 157 S0# 180 VDDQ

20 D11 43 A1 66 VSS 89 VSS 112 VDDQ 135 DNU 158 S1# 181 SA0

21 CKE0 44 DNU 67 DS5 90 NC 113 NC 136 VDDQ 159 DM5 182 SA1

22 VDDQ 45 DNU 68 D42 91 SDA 114 D20 137 CK0 160 VSS 183 SA2

23 D16 46 VDD 69 D43 92 SCL 115 A12 138 CK0# 161 D46 184 VDDSPd