1:27添加评论固定链接引用通告 (0)记录电子专业英语术语
Achitecture（结构）：可编程集成电路系列的通用逻辑结构。
ASIC（Application Specific Integrated Circuit－专用集成电路）：适合于某一单一用途的集成电路产品。
ATE（Automatic Test Equipment－自动测试设备）：能够自动测试组装电路板和用于莱迪思 ISP 器件编程的设备。
BGA（Ball Grid Array－球栅阵列）：以球型引脚焊接工艺为特征的一类集成电路封装。可以提高可加工性，减小尺寸和厚度，改善了噪声特性，提高了功耗管理特性。
Boolean Equation（逻辑方程）：基于逻辑代数的文本设计输入方法。
Boundary Scan Test（边界扫描测试）：板级测试的趋势。为实现先进的技术所需要的多管脚器件提供了较低的测试和制造成本。
Cell-Based PLD（基于单元的可编程逻辑器件）：混合型可编程逻辑器件结构，将标准的复杂的可编程逻辑器件（CPLD）和特殊功能的模块组合到一块芯片上。
CMOS（Complementary Metal Oxide Semiconductor－互补金属氧化物半导体）：先进的集成电路加工工艺技术，具有高集成、低成本、低能耗和高性能等特征。CMOS 是现在高密度可编程逻辑器件（PLD）的理想工艺技术。
CPLD（Complex Programmable Logic Device－复杂可编程逻辑器件）：高密度的可编程逻辑器件，包含通过一个中央全局布线区连接的宏单元。这种结构提供高速度和可预测的性能。是实现高速逻辑的理想结构。理想的可编程技术是 E2CMOS?。
Density （密度）：表示集成在一个芯片上的逻辑数量，单位是门（gate）。密度越高，门越多，也意味着越复杂。
Design Simulation（设计仿真）：明确一个设计是否与要求的功能和时序相一致的过程。
E2CMOS?（Electrically Erasable CMOS－电子可擦除互补金属氧化物半导体）：莱迪思专用工艺。基于其具有继承性、可重复编程和可测试性等特点，因此是一种可编程逻辑器件（PLD）的理想工艺技术。
EBR（Embedded Block RAM－嵌入模块RAM）：在 ORCA 现场可编程门阵列（FPGA）中的 RAM 单元，可配置成 RAM、只读存储器（ROM）、先入先出（FIFO）、内容地址存储器（CAM）等。
EDA（Electronic Design Automation－电子设计自动化）：即通常所谓的电子线路辅助设计软件。
EPIC （Editor for Programmable Integrated Circuit－可编程集成电路编辑器）：一种包含在 ORCA Foundry 中的低级别的图型编辑器，可用于 ORCA 设计中比特级的编辑。
Explore Tool（探索工具）：莱迪思的新创造，包括 ispDS+HDL 综合优化逻辑适配器。探索工具为用户提供了一个简单的图形化界面进行编译器的综合控制。设计者只需要简单地点击鼠标，就可以管理编译器的设置，执行一个设计中的类似于多批处理的编译。
Fmax：信号的{zg}频率。芯片在每秒内产生逻辑功能的最多次数。
FAE（Field Application Engineer－现场应用工程师）：在现场为客户提供技术支持的工程师。
Fabless：能够设计，销售，通过与硅片制造商联合以转包的方式实现硅片加工的一类半导体公司。
Fitter（适配器）：在将一个设计放置到目标可编程器件之前，用来优化和分割一个逻辑设计的软件。
Foundry：硅片生产线，也称为 fab。 FPGA（Field Programmable Gate Array－现场可编程门阵列）：高密度 PLD 包括通过分布式可编程阵列开关连接的小逻辑单元。这种结构在性能和功能容量上会产生统计变化结果，但是可提供高寄存器数。可编程性是通过典型的易失的 SRAM 或反熔丝工艺一次可编程提供的。
"Foundry" ：一种用于ORCA 现场可编程门阵列（FPGA）和现场可编程单芯片系统（FPSC）的软件系统。
FPGA（Field Programmable Gate Array－现场可编程门阵列）：含有小逻辑单元的高密度 PLD，这些逻辑单元通过一个分布式的阵列可编程开关而连接。这种体系结构随着性能和功能容量不同而产生统计上的不同结果，但是提供的寄存器数量多。其可编程性很典型地通过易失 SRAM 或者一次性可编程的反熔丝来体现。
FPSC（Field Programmable System-on-a-Chip－现场可编程单芯片系统）：新一代可编程器件用于连接 FPGA 门和嵌入的 ASIC 宏单元，从而形成一芯片上系统的解决方案。
GAL? （Generic Array Logic－通用阵列逻辑）：由莱迪思半导体公司发明的低密度器件系统。
Gate（门）：最基本的逻辑元素，门数越多意味着密度越高。
Gate Array（门阵列）：通过逻辑单元阵列连接的集成电路。由生产厂家定制，一般会导致非再生工程（NRE）消耗和一些设计冗余。
GLB（Generic Logic Block－通用逻辑块）：莱迪思半导体的高密度 ispPSI?器件的标准逻辑块。每一个 GLB 可实现包含输入、输出的大部分逻辑功能。
GRP（Global Routing Pool－全局布线池）：专有的连接结构。能够使 GLBs 的输出或 I/O 单元输入与 GLBs 的输入连接。莱迪思的 GRP 提供快速，可预测速度的xx连接。
High Density PLD（高密度可编程逻辑器件）：超过 1000 门的 PLD。
I/O Cell（Input/Output Cell－输入/输出单元）：从器件引脚接收输入信号或提供输出信号的逻辑单元。
ISPTM（In-System Programmability－在系统可编程）：由莱迪思首先推出，莱迪思 ISP 产品可以在系统电路板上实现编程和重复编程。ISP 产品给可编程逻辑器件带来了革命性的变化。它极大地缩短了产品投放市场的时间和产品的成本。还提供能够对在现场安装的系统进行更新的能力。
ispATETM：完整的软件包使自动测试设备能够实现：
　　1）利用莱迪思 ISP 器件进行电路板测试和
　　2）编程 ISP 器件。
ispVM EMBEDDEDTM：莱迪思半导体专用软件由 C 源代码算法组成，用这些算法来执行控制编程莱迪思 ISP 器件的所有功能。代码可以被集成到用户系统中，允许经由板上的微处理器或者微控制器直接编程 ISP 器件。
ispDaisy Chain Download Software （isp菊花链下载软件）：莱迪思半导体专用器件下载包，提供同时对多个在电路板上的器件编程的功能。
ispDSTM：莱迪思半导体专用基于 Windows 的软件开发系统。设计者可以通过简单的逻辑公式或莱迪思 - HDL 开发电路，然后通过集成的功能仿真器检验电路的功能。整个工具包提供一套从设计到实现的方便的、低成本和简单易用的工具。
ispDS+TM：莱迪思半导体兼容第三方HDL综合的优化逻辑适配器，支持PC和工作站平台。IspDS+ 集成了第三方 CAE 软件的设计入口和使用莱迪思适配器进行验证，由此提供了一个功能强大、完整的开发解决方案。第三方 CAE 软件环境包括：Cadence， Date I/O-Synario，Exemplar Logic，ISDATA， Logical Devices，Mentor Graphics，OrCAD， Synopsys，Synplicity 和 Viewlogic。
ispGAL?：具有在系统可编程特性的 GAL 器件
ispGDSTM：莱迪思半导体专用的 ISP 开关矩阵被用于信号布线和 DIP 开关替换。
ispGDXTM：ISP 类数字交叉点系列的信号接口和布线器件。
ispHDLTM：莱迪思开发系统，包括功能强大的 VHDL 和 Verilog HDL 语言和柔性的在系统可编程。完整的系统包括：集成了 Synario， Synplicity 和 Viewlogic 的综合工具，提供莱迪思 ispDS+ HDL 综合优化逻辑适配器。
ispLSI?：莱迪思性能{lx1}的 CPLD 产品系列的名称。世界上最快的高密度产品，提供非易失的，在系统可编程能力和非并行系统性能。
ispPAC?：莱迪思{wy}的可编程模拟电路系列的名称。世界上{dy}个真正的可编程模拟产品，提供无与伦比的所见即所得（WYSIYG）逻辑设计结果。
ispSTREAMTM：JEDEC 文件转化为位封装格式，节省原文件1/8 的存储空间。
ispTATM：莱迪思静态时序分析器，是 ispDS+ HDL 综合优化逻辑适配器的组成部分。包括所有的功能。使用方便，节省了大量时序分析的代价。设计者可以通过时序分析器方便地获得任何莱迪思 ISP 器件的引脚到引脚的时序细节。通过一个展开清单格式方便地查看结果。
ispVHDLTM：莱迪思开发系统。包括功能强大的 VHDL 语言和灵活的在系统可编程。完整的系统工具包括 Synopsys，Synplicity 和 Viewlogic，加上 ispDS+ HDL 综合优化逻辑适配器。
ispVM System：莱迪思半导体第二代器件下载工具。是基于能够提供多供应商的可编程支持的便携式虚拟机概念设计的。提高了性能，增强了功能。
JEDEC file（JEDEC 文件）：用于对 ispLSI 器件编程的工业标准模式信息。
JTAG（Joint Test Action Group－联合测试行动组）：一系列在主板加工过程中的对主板和芯片级进行功能验证的标准。
Logic（逻辑）：集成电路的三个基本组成部分之一：微处理器内存和逻辑。逻辑是用来进行数据操作和控制功能的。
Low Density PLD（低密度可编程逻辑器件）：小于1000 门的 PLD，也称作 SPLD。
LUT （Look-Up Table－查找表）：一种在 PFU 中的器件结构元素，用于组合逻辑和存储。基本上是静态存储器（SRAM）单元。
Macrocell（宏单元）：逻辑单元组，包括基本的产品逻辑和附加的功能：如存储单元、通路控制、极性和反馈路径。
MPI（Microprocessor Interface－微处理器接口）：ORCA 4 系列 FPGA 的器件结构特征，使 FPGA 作为随动或外围器件与 PowerQUIC mP 接口。
OLMC（Output Logic Macrocell－输出逻辑宏单元）：D 触发器，在输入端具有一个异或门，每一个 GLB 输出可以任意配置成组合或寄存器输出。
ORCA（Optimized Reconfigurable Cell Array－经过优化的可被重新配置的单元阵列）：一种莱迪思的 FPGA 器件。
ORP（Output Routing Pool－输出布线池）：ORP 完成从 GLB 输出到 I/O 单元的信号布线。I/O 单元将信号配置成输出或双向引脚。这种结构在分配、锁定 I/O 引脚和信号出入器件的布线时提供了很大的灵活性。
PAC（Programmable Analog Circuit－可编程模拟器件）：模拟集成电路可以被用户编程实现各种形式的传递函数。
PFU（Programmable Function Unit－可编程功能单元）：在 ORCA 器件的PLC中的单元，可用来实现组合逻辑、存储、及寄存器功能。
PIC （Programmable I/O Cell－可编程 I/O 单元）：在 ORCA FPGA 器件上的一组四个 PIO。PIC 还包含充足的布线路由选择资源。
Pin（引脚）：集成电路上的金属连接点用来：
　　1）从集成电路板上接收和发送电信号；
　　2）将集成电路连接到电路板上。
PIO（Programmable I/O Cell－可编程I/O单元）：在 ORCA FPGA 器件内部的结构元素，用于控制实际的输入及输出功能。
PLC（Programmable Logic Cell－可编程逻辑单元）：这些单元是 ORCA FPGA 器件中的心脏部分，他们被均匀地分配在 ORCA FPGA 器件中，包括逻辑、布线、和补充逻辑互连单元（SLIC）。
PLD（Programmable Logic Device－可编程逻辑器件）：数字集成电路，能够被用户编程执行各种功能的逻辑操作。包括：SPLDs， CPLDs 和 FPGAS。
Process Techonology（工艺技术）：用来将空白的硅晶片转换成包含成百上千个芯片的硅片加工工艺。通常按技术（如：E2CMOS）和线宽 （如：0.35 微米）分类。
Programmer（编程器）：通过插座实现传统 PLD 编程的独立电子设备。莱迪思 ISP 器件不需要编程器。
Schematic Capture（原理图输入器）：设计输入的图形化方法。
SCUBA（Software Compiler for User Programmable Arrays－用户可编程阵列综合编译器）：包含于 ORCA Foundry 内部的一种软件工具，用于生成 ORCA 特有的可用参数表示的诸如存储的宏单元。
SLIC （Supplemental Logic Interconnect Cell－补充逻辑相互连接单元）：包含于每一个 PLC 中，它们有类似 PLD 结构的三态、存储解码、及宽逻辑功能。
SPLD（SPLD－简单可编程逻辑器件）：小于 1000 门的 PLD，也称作低密度 PLD。
SWL（Soft-Wired Lookup Table－软连接查找表）：在 ORCA PFU 的查找表之间的快速、可编程连接，适用于很宽的组合功能。
Tpd：传输延时符号，一个变化了的输入信号引起一个输出信号变化所需的时间。
TQFP（Thin Quad Flat Pack－薄四方扁平封装）：一种集成电路的封装类型，能够极大地减少芯片在电路板上的占用的空间。TQFP 是小空间应用的理想选择，如：PCMCIA 卡。
UltraMOS?：莱迪思半导体专用加工工艺技术。
Verilog HDL：一个专用的、高级的、基于文本的设计输入语言。
VHDL：VHSIC 硬件描述语言，高级的基于文本的设计输入语言。

模拟术语表
[返回页首]
ADC（模拟/数字转换器）：将模拟信号转换成数字信号的电路。
Attenuation（阻尼）：一种将信号变弱的因素
Auto calibration （自动校正）：一个 PAC 芯片从偏移自动恢复到正确设定值的过程。环境因素（温度、时间）的影响可以得到补偿，使得芯片的值更为xx。
Band-pass filter（带通滤波器）：一种滤波器，允许在一个高、低频率范围内的信号通过。所有其它频率的信号被过滤掉。
Bandwidth（带宽）：一个模拟信号能够通过的{zd0}信号频率范围的尺度。
Biquad filter（双二阶滤波器）：一种低通滤波器，可以实现二阶传递函数。
Buffer（缓冲器）：用来驱动重载的集成电路，通常的缓冲器的增益是一。
CMR（Common-Mode Rejection－共模抑制）：描述一个差分信号在共模电压下的衰减值。如果CMR除以系统增益（即参考输入）。术语就变成 CMRR 或共模抑制比。
Common-mode voltage（共模电压）：描述两个差分输入端的公共的电压。
Comparator（比较器）：一个比较两个电压 A 和 B 的电路。当 A 的电压比 B 的电压高时，输出高电位。输出是数字信号，或者是高，或者是低。
DAC（数模转换器）：将数字信号转换成模拟信号的电路。
Differential ADC（差分模拟/数转换器）：一个带有差分输入的模/数字转换器。这意味着，输入信号是由两个电压差表示，这样极大的降低噪声和其它干扰因素的影响。
Differential inputs（差分输入）：信号是由两个电压或电流的差所表示的差分信号。实际上，差分输入从两个输入信号之间相减。 结果是使噪声降低，因为在两个输入中的噪声已经被减掉。剩下的只有信号。
Distortion（失真）：一个电路处理信号时对信号产生的线性误差的测量。
Filter（滤波器）：执行过滤功能的电路。比如：从信号中去除某些不理想的信号。通常，滤波器是去除某些特殊频率的信号。
Gain（增益）：信号放大的因子
High-pass filter（高通滤波器）：一种类型的滤波器，只允许高于某一频率的信号通过。（所有低于限定频率的信号都将被衰减掉）。
Input bias current（输入偏置电流）：流入或流出一个模拟输入引脚的电流总数。当偏置电流与输入信号源阻抗作用时，会增加测量的误差。
Input impedance（输入阻抗）：一个输入放在一个驱动它的信号源的负载数量。高输入阻抗能够减小电路连接时信号的变化。因而也是最理想的。
Input offset current（输入补偿电流）：输入偏置电流的差值，例如，输入一个放大器的两个差分输入端（+）和（-）的偏置电流差值。
Input voltage range（输入电压范围）：能够作为一个模拟输入并实现具体功能的{zd0}和最小的信号。
Instrument amplifier（仪用放大器）：执行信号放大功能的电路
Ladder filter（梯型滤波器）：是一种低通滤波器。梯型滤波器属于最鲁棒型（也就是说，对寄生效应和公差不敏感），但是它也是最难设计的。
Low-pass filter（低通滤波器）：该滤波器只允许低于某一频率的信号通过。（此频率以上的信号被削弱。）特征频率通常指转角频率。　
Magnitude（幅度）：信号的振幅或者大小。
Noise（噪音）：通常是不需要的信号。有时是由于板上的其他电气行为（干扰）或者由于热、或者其他物理条件产生的。例子包括数字噪音（例如，从一个数字板辐射来的），或者来自于整流发动机、开关等等的干扰。
Offset（偏移）：一个信号偏离所需电压或者电流的固定数量
Output Amplifier（输出放大器）：一种用于放大信号的电路，可承载很重的负荷。
Output impedance（输出阻抗）：与模拟输出串联表示的等价阻抗。阻抗越小，驱动更大负载的能力就越高。
Output voltage range（输出电压量程）：提供和保持在推荐操作范围内的一个模拟输出的{zd0}和最小信号（例如，不发生过载）。
Phase（相位）：时间或者延迟上的差异。通常来讲，该术语用来表示相位迁移，意思是，比如，一个输出信号相对其输入信号的延迟。
Power supply rejection（电源抑制）：测量电源电压的偏差耦合到一个模拟电路的输出信号到什么程度。如果PSR被系统增益分割（因而涉及输入），该术语变成 PSRR，或者电源抑制比。
Pulse width modulation（脉宽调制－PWM）：根据输入信号成比例地改变输出脉冲宽度。
Rectification（整流）：把双极性信号改变成单极性信号的函数。通常，用一个参考和一个比较器来实现该函数。
Sample Rate（采样速率）：一个 A/D 或者 D/A 转换器的速度技术规格。它描述了{zd0}数据通过量，用每秒采样数或者赫兹来测量。例如，100ks/s，或者 100kHz。
Sensor（传感器）：由一个转换器和一些信号调节电路组合而成。转换器把一些诸如温度、压力、湿度等的物理条件转换成一个电信号（典型信号为电压或者电流）。信号调节电路也许接着再进行放大和滤波，或者进行其他类型的校正。
Single-ended input（单端输入）：一个输入信号的参考是固定值，通常为接地端。耦合到信号上的噪音将直接增加测量误差。
Slew rate（转换速度）：得到一个模拟信号的电压相对时间的{zd0}改变量的测量值。
Total harmonic distortion（总谐波失真－THD）：一个模拟电路处理信号后，在一个特定频率范围内所引入的总失真量。
Transducer（转换器）：一个器件把某些物理条件，比如温度、压力、湿度等等，转换成一个电信号（通常是电压或者电流）。通常需要对输出做信号调节，因为它有误差（偏移，非线性，温度依赖性），造成振幅太小，或者信号太弱而不足以驱动负载。
Transient response（瞬态响应）：把信号应用到电路时所观察到的时域响应。通常用时间量测量该响应，即一个模拟信号从输入条件的瞬间变化，到达并保持指定误差带所需要的时间量。
Tuning（调谐）：系统地调整。调谐滤波器就是说调整元件（例如，R，C，L）到合适的数值来满足所需的滤波器响应。
Tweaking（补偿配置）：稍微变化一个电路中的一个信号，来补偿由于元件或者系统错误而带来的某些变动。为了优化系统操作，通常采取这种措施来结束一个系统设置。
Voltage controlled oscillator（电压控制振荡器－VCO）：一个振荡器，其输出频率随着输入信号而变化。
Voltage reference（参考电压）：在一定的温度范围内和电源条件下，一个电路产生一个非常xx稳定的电压。

[转]零件封装知识、常用晶体二极管的识别、常见的芯片封装知识

零件封装知识
零件封装是指实际零件焊接到电路板时所指示的外观和焊点的位置。是纯粹的空间概念.因此不同的元件可共用同一零件封装，同种元件也可有不同的零件封装。像电阻，有传统的针插式，这种元件体积较大，电路板必须钻孔才能安置元件，完成钻孔后，插入元件，再过锡炉或喷锡（也可手焊），成本较高，较新的设计都是采用体积小的表面贴片式元件（SMD）这种元件不必钻孔，用钢膜将半熔状锡膏倒入电路板，再把SMD元件放上，即可焊接在电路板上了。
电阻 AXIAL
无极性电容 RAD
电解电容 RB-
电位器 VR
二极管 DIODE
三极管 TO
电源稳压块78和79系列 TO－126H和TO-126V
场效应管 和三极管一样
整流桥 D－44 D－37 D－46
单排多针插座 CON SIP
双列直插元件 DIP
晶振 XTAL1
电阻：RES1，RES2，RES3，RES4；封装属性为axial系列
无极性电容：cap;封装属性为RAD-0.1到rad-0.4
电解电容：electronic ;封装属性为rb.2/.4到rb.5/1.0
电位器：pot1,pot2；封装属性为vr-1到vr-5
二极管：封装属性为diode-0.4(小功率）diode-0.7(大功率）
三极管：常见的封装属性为to-18（普通三极管）to-22(大功率三极管）to-3(大功率达林
顿管）
电源稳压块有78和79系列；78系列如7805，7812，7820等
79系列有7905，7912，7920等
常见的封装属性有to126h和to126v
整流桥：BRIDGE1,BRIDGE2: 封装属性为D系列（D-44，D-37，D-46）
电阻：　AXIAL0.3-AXIAL0.7　　其中0.4-0.7指电阻的长度，一般用AXIAL0.4
瓷片电容：RAD0.1-RAD0.3。　　其中0.1-0.3指电容大小，一般用RAD0.1
电解电容：RB.1/.2-RB.4/.8 其中.1/.2-.4/.8指电容大小。一般470uF用RB.3/.6
二极管：　DIODE0.4-DIODE0.7 其中0.4-0.7指二极管长短，一般用DIODE0.4
发光二极管：RB.1/.2
集成块：　DIP8-DIP40, 其中８－４０指有多少脚，８脚的就是DIP8
贴片电阻
0603表示的是封装尺寸 与具体阻值没有关系
但封装尺寸与功率有关 通常来说
0201 1/20W
0402 1/16W
0603 1/10W
0805 1/8W
1206 1/4W
电容电阻外形尺寸与封装的对应关系是:
0402=1.0x0.5
0603=1.6x0.8
0805=2.0x1.2
1206=3.2x1.6
1210=3.2x2.5
1812=4.5x3.2
2225=5.6x6.5
关于零件封装我们在前面说过，除了DEVICE。LIB库中的元件外，其它库的元件都已经有了
固定的元件封装，这是因为这个库中的元件都有多种形式：以晶体管为例说明一下：
晶体管是我们常用的的元件之一，在DEVICE。LIB库中，简简单单的只有NPN与PNP之分，但
实际上，如果它是NPN的2N3055那它有可能是铁壳子的TO—3，如果它是NPN的2N3054，则有
可能是铁壳的TO-66或TO-5，而学用的CS9013，有TO-92A，TO-92B，还有TO-5，TO-46，TO-5
2等等，千变万化。
还有一个就是电阻，在DEVICE库中，它也是简单地把它们称为RES1和RES2，不管它是100Ω
还是470KΩ都一样，对电路板而言，它与欧姆数根本不相关，xx是按该电阻的功率数来决
定的我们选用的1/4W和甚至1/2W的电阻，都可以用AXIAL0.3元件封装，而功率数大一点的话
，可用AXIAL0.4,AXIAL0.5等等。现将常用的元件封装整理如下：
电阻类及无极性双端元件 AXIAL0.3-AXIAL1.0
无极性电容 RAD0.1-RAD0.4
有极性电容 RB.2/.4-RB.5/1.0
二极管 DIODE0.4及 DIODE0.7
石英晶体振荡器 XTAL1
晶体管、FET、UJT TO-xxx(TO-3,TO-5)
可变电阻（POT1、POT2） VR1-VR5
当然，我们也可以打开C:\Client98\PCB98\library\advpcb.lib库来查找所用零件的对应封
装。
这些常用的元件封装，大家{zh0}能把它背下来，这些元件封装，大家可以把它拆分成两部分
来记如电阻AXIAL0.3可拆成AXIAL和0.3，AXIAL翻译成中文就是轴状的，0.3则是该电阻在印
刷电路板上的焊盘间的距离也就是300mil（因为在电机领域里，是以英制单位为主的。同样
的，对于无极性的电容，RAD0.1-RAD0.4也是一样；对有极性的电容如电解电容，其封装为R
B.2/.4，RB.3/.6等，其中“.2”为焊盘间距，“.4”为电容圆筒的外径。
对于晶体管，那就直接看它的外形及功率，大功率的晶体管，就用TO—3，中功率的晶体管
，如果是扁平的，就用TO-220，如果是金属壳的，就用TO-66，小功率的晶体管，就用TO-5
，TO-46，TO-92A等都可以，反正它的管脚也长，弯一下也可以。
对于常用的集成IC电路，有DIPxx，就是双列直插的元件封装，DIP8就是双排，每排有4个引
脚，两排间距离是300mil,焊盘间的距离是100mil。SIPxx就是单排的封装。等等。
值得我们注意的是晶体管与可变电阻，它们的包装才是最令人xx的，同样的包装，其管脚
可不一定一样。
从使用的包装材料来分，我们可以将封装划分为金属封装、陶瓷封装和塑料封装；从成型工艺来分，我们又可以将封装划分为预成型封装(pre-mold)和后成型封装（post-mold）；至于从封装外型来讲，则有SIP(single in-line package)、DIP(dual in-line package)、PLCC(plastic-leaded chip carrier)、PQFP(plastic quad flat pack)、SOP(small-outline package)、TSOP(thin small-outline package)、PPGA(plastic pin grid array)、PBGA(plastic ball grid array)、CSP (chip scale package)等等；若按{dy}级连接到第二级连接的方式来分，则可以划分为PTH (pin-through-hole)和SMT（surface-mount-technology）二大类，即通常所称的插孔式（或通孔式）和表面贴装式。
SIP是从封装体的一边引出管脚。通常，它们是通孔式的，管脚插入印刷电路板的金属孔内。这种形式的一种变化是锯齿型单列式封装(ZIP)，它的管脚仍是从封装体的一边伸出 ，但排列成锯齿型。这样，在一个给定的长度范围内，提高了管脚密度。SIP的吸引人之 处在于它们占据最少的电路板空间，但在许多体系中，封闭式的电路板限制了SIP的高度 和应用。
DIP封装的管脚从封装体的两端直线式引出。DIP的外形通常是长方形的，管脚从长的一边伸出。绝大部分的DIP是通孔式，但亦可是表面贴装式。对DIP来说，其管脚数通常在 8至64（8、14、16、18、20、22、24、28、40、48、52和64）之间，其中，24至40管脚 数的器件最常用于逻辑器件和处理器，而14至20管脚的多用于记忆器件，主要取决于记 忆体的尺寸和外形。
当器件的管脚数超过48时，DIP结构变得不实用并且浪费电路板空间。称为芯片载体(ch ip carrier)或quad的封装，四边都有管脚，对高引脚数器件来说，是较好的选择。之所 以称之为芯片载体，可能是由于早期为保护多引脚封装的四边引脚，绝大多数模块是封 装在预成型载体中。而后成型技术的进步及塑料封装可靠性的提高，已使高引脚数四边 封装成为常规封装技术。其它一些缩写字可以区分是否有引脚或焊盘的互连，或是塑料 封装还是陶瓷封装体。诸如LLC(lead chip carrier)，LLCC(leadless chip carrier)用 于区分管脚类型。PLCC(plastic leaded chip carrier)是最常见的四边封装。PLCC的管 脚间距是0.050英寸，与DIP相比，其优势是显而易见的。PLCC的引脚数通常在20至84之间（20、28、32、44、52、68和84）。 还有一种划分封装类型的参数是封装体的紧凑程度。小外形封装通常称为SO，SOP或SOI C。它封装的器件相对于它的芯片尺寸和所包含的引脚数来说，在电路板上的印迹(foot print)是出乎寻常的小。它们能达到如此的紧凑程度是由于其引脚间距非常小，框架特 殊设计，以及模块厚度极薄。在SO封装结构中，两边或四边引脚设计都有。这些封装的 特征是在芯片周围的模封料及其薄，因而，SO封装发展和可靠性的关键是模封料在防止 开裂方面的性能。SOP的引脚数一般为8、14和16。
四方扁平封装（QFP）其实是微细间距、薄体LCC，在正方或长方形封装的四周都有引脚。其管脚间距比PLCC的0.050英寸还要细，引脚呈欧翅型与PLCC的J型不同。QFP可以是塑料封装，可以是陶瓷封装，塑料QFP通常称为PQFP。PQFP有二种主要的工业标准，电子工业协会(EIA)的连接电子器件委员会(Joint Electronic Device Committee, JEDEC)注册的PQFP是角上有凸缘的封装，以便在运输和处理过程中保护引脚。在所有的引脚数和各种封装体尺寸中，其引脚间距是相同的，都为0.025英寸。当引脚数目更高时，采用PQFP的封装形式就不太合适了，这时，BGA封装应该是比较好的 选择，其中PBGA也是近年来发展最快的封装形式之一。BGA封装技术是在模块底部或上表 面焊有许多球状凸点，通过这些焊料凸点实现封装体与基板之间互连的一种先进封装技 术。广义的BGA封装还包括矩栅阵列(LGA)和柱栅阵列(CGA)。矩栅阵列封装是一种没有焊 球的重要封装形式，它可直接安装到印制线路板(PCB)上，比其它BGA封装在与基板或衬 底的互连形式要方便得多，被广泛应用于微处理器和其他xx芯片封装上。

常用晶体二极管的识别
晶体二极管在电路中常用“D”加数字表示，如： D5表示编号为5的二极管。

1、作用：二极管的主要特性是单向导电性，也就是在正向电压的作用下，导通电阻很小；而在反向电压作用下导通电阻极大或无穷大。
晶体二极管按作用可分为：整流二极管（如1N4004）、隔离二极管（如1N4148）、肖特基二极管（如BAT85）、发光二极管、稳压二极管等。

2、识别方法：二极管的识别很简单，小功率二极管的N极（负极），在二极管外表大多采用一种色圈标出来，有些二极管也用二极管专用符号来表示P极（正极）或N极（负极），也有采用符号标志为“P”、“N”来确定二极管极性的。发光二极管的正负极可从引脚长短来识别，长脚为正，短脚为负。

3、测试注意事项：用数字式万用表去测二极管时，红表笔接二极管的正极，黑表笔接二极管的负极，此时测得的阻值才是二极管的正向导通阻值，这与指针式万用表的表笔接法刚好相反。

4、常用的1N4000系列二极管耐压比较如下：

型号 1N4001 1N4002 1N4003 1N4004 1N4005 1N4006 1N4007
耐压（V） 50 100 200 400 600 800 1000
电流（A） 均为1