工程师们发现了令微芯片拥有更强大的计算力的方法：用水平和垂直两种方法去制造芯片。
用垂直法制造的存储单元可以用1个比特的空间存储8比特的信息。这种微芯片可以大大降低数字存储器的成本。
旧金山面积为45平方英里，是曼哈顿岛的两倍。但后者的经济收效却大大高于前者。主要原因在于加利福尼亚地震较多，因此政府不敢盖太多高楼大厦，而纽约城却高耸入云。通过向高处而非广处分布建筑物，开发者不仅使房地产得以增值，而且还提高了整个城市的经济力量。
同样的战略也被应用到了电脑芯片上，这可以使已经开始衰老的半导体工业重新焕发活力 。
但令人奇怪的是，据估计，已经生产的不计其数的晶体管中，几乎所有的都是做在“地平线”上，即在硅晶体的表面上。现在工程师们已经成功实现了把每个微芯片上的晶体管密度增加一倍（在工业中我们管它叫摩尔定律）。只是扩大每个芯片的面积并不能减少晶体管的大小。这就像只建商业街，不盖摩天大楼。
这种新一代的密度大，成本低的存储电路一上市，肯定会很快取代照相软片和录音磁带。而许多介于技术发展水平和基本限制的威胁性技术障碍正在迫近，前进的轨迹也已显出低靡。
幸运的是，最近已经找到一种方法，可以绕过某些障碍，给摩尔定律的生命一次新呼吸，甚至可以减少损耗，加强计算能力。工程师们已经证明使用同样的半导体，同样条件的原料和生产常规计算机芯片类似的技术，来制造用以承载立体微电路的芯片是可行的。
麦崔克半导体公司正在使这样的三维芯片商业化。在2002年上半年里，3－D存储电路就会上市。这将是{dy}代价格不昂贵的高集成度芯片，它将使数码媒体记录仪便宜方便，足以取代照相软片和录音磁带。在斯坦福大学麦崔克实验室里，工程师们已经制造出了混有垂直逻辑电路的原型装置。
二维微电路束缚手脚
今天微电路的发展水平并不xx是二维的。比方说英特尔奔腾Ⅲ处理器就吹嘘包含七层配线嵌入绝缘材料。然而其作用的半导体区域只位于{zd1}层的纯硅上。
目前，该行业通过改善使用硅晶片的方法成功维持了摩尔定律的xx。材料科学家们已经发明出制造直径30厘米而仅含不到十亿分之一杂质的巨大硅晶的方法。机器人在线从晶体上切割下来的晶体片上，加入经过xx测量过的一定量的离子。一个叫做影印石版术的工序，利用光和酸刻版的模型，标出活性离子区域，用以制造晶体管。要把更多晶体管塞到一个晶体片中需要波长更短的光。强紫外线激发态原子激光已经取代了水银蒸汽灯，记录下130个十亿分之一米的特征，并可以把十亿个晶体管放在一个芯片上。今后的进一步发展可能将这一界限扩大到65毫微米和160亿个晶体管的集成。
然而突破了这一点，以后的发展道路会很崎岖。现在利用波长更短的光还只能在实验室里发生作用。它们还存在者很多严重问题。
1英亩硅大约值10亿美元，为什么不往上造呢？
随着以硅为基础的微芯片越来越复杂，而这正是信息科技产业所依赖的摩尔定律正走向基础物理的{zh1}界限。但要用新的材料代替硅来做半导体，则意味着费用的大大提高。
然而科学家们最近发现了能很大程度上扩展，甚至是促进摩尔定律的方法。他们设计并批量生产了一种多层芯片，芯片上电路的半导体部分不再局限于单一的平面，而是同时向垂直方向进行扩展。
一种价格便宜，可以用来当数字胶片和声音记录媒介的存储卡片，将在近期面世。
其实工程师们也很可能会扫清这些障碍，毕竟其中包含了很大的经济刺激。但随着障碍数目越来越多，发展步伐将会大受影响。半导体工业协会发布的正式“公路线路图”计划芯片的面积会以每年4％到5％的速度增加。但就过去来看，每年会增加15％。而且芯片最小立体尺寸以30％的量下降的周期正慢慢由两年增加为三年。就算按照如此慢的速度，摩尔定律仍会在2010年 到2020年走到尽头。
但有一个重要因素一直都没变：那就是半导体的制造费用，一英亩加工过的硅大约值十亿美元。既然这样，那硅开发商为什么没采用看来很明显的方法，直接往上造呢？最简单的原因，就是只有用从一整块硅晶体上切割下来的晶体片的xx排列的原子形成的晶体管才最快、 最可靠。
一旦他们把半导体晶片包上一层绝缘氧化物或金属线，那就没有办法恢复底下的晶体结构。这就像雕花地板铺上地毯后，就很难使其他装饰物按原来的图案设计了。附着在非晶体表面上的硅分子运动极无规律。通过适当加热，可以使硅形成极小的单晶区域，但是在区域间交界的地方本来有序排列的原子全都乱了套。杂质也在这些地方堆积起来。很多年以来，这种无定型和多晶硅装置所被应用的最复杂的领域仅仅是太阳能电池。
然而，早在80年代，就有些人对摩尔定律将会失效产生担忧，这促使人们试图制作三向微电路，使晶体管不仅横向，同时也向纵向延伸。斯坦福大学的研究人员利用激光束，改进附着在非硅底层上的硅膜的质量。其他人试图将一个个二维芯片摞起来。但遗憾的是，前一种方法太慢，而后一种又因造价太高而失去了市场竞争力。于是芯片制造仍在循原路发展，设计者们也逐渐放弃了垂直电路的想法。
新应用源于旧方法
1997年，工程师们重新开始三维芯片的开发，并发现了两个关键技术，可以使三维芯片的制造具有可行性。一项技术是附着多晶硅，从而使每个单晶岛都大到可以容纳许多存储单元或晶体管。另一项技术是把每层新材料变平，使芯片不会向喝醉了的工匠盖的房子那样，高低不平。
{dy}项技术我们应该感谢平面嵌板显示器工业。它的技术人员知道了如何用一块附着在无定型底层上的薄膜来制造几百万个晶体管 。这种薄膜事实上将显示板组装进了每个笔记本电脑。秘密在于在400摄氏度的高温下，把硅极其平坦地附着在晶片上。然后再以高于500摄氏度的温度，将整个晶片处理几分钟。这样就把硅膜转化为有着规则的，直径为1微米或更大一点的晶体区的多晶硅。虽然液晶显示板只需要一层晶体管，然而制造显示板的机器同样也能制做多层装置。
第二个关键性进步，被称做化学机械抛光(CMP),是由美国国际商用电器公司的实验室于80年代末研究出来的。那时候，芯片工程师就考虑到在硅晶片上，再加两到三层金属会有危险，因为每层都会使表面崎岖不平。
垂直电子学，使成本降低10倍
为了xx每层上的起伏，技术人员采用了眼镜制造商打磨镜片的方法。所有英特尔80486处理器都是采用了这种基本技术：每加一层硅，金属或绝缘氧化物，晶体片就被朝下放到一个板上。然后由轴带动板和晶片向相反方向转动。只要打磨几分钟，晶片就变成了极其光滑，而且厚度不到50微毫米，成为进一步处理准备的理想基座。随着CMP 机器的进步，现在七八层金属已经是很普遍了；只要有耐心，更多层只是一个时间的问题。
直接在二维芯片技术基础之上，我们已经制作出了三维电路，就是在标准硅晶片上一层层覆盖多晶硅，而且每层都要经过仔细打磨。虽然研究发现多晶体中电子的活跃性不及单晶体中的，但制造出来的三维管中电子活跃性可达到二维管的90％到95％。
堆叠装置提供了一条道路可以绕过威胁到摩尔定律的巨大障碍。不断缩小的电路又提出了新问题。晶体管关键依赖于控制电子下面一层薄薄的绝缘层。在{zxj}的二维芯片上，这层硅氧化物绝缘层只有3微毫米——差不多相当于两打原子的厚度。传统的做法是接受这一难题，因为生产超薄膜要比制造超窄通道容易的多。但或许没有较可行的方法使这些绝缘层更薄，因为通过量子轨道的电流使它们绝缘性越来越差。这就像其他材料将不久代替硅氧化物，但没有人就这种新材料达成共识。
垂直电子学可以使成本降低10倍甚至更多，而且随着我们一层层地增加，三维产品的密度将至少以和摩尔定律一样的速度增长。
许多想法奇特的芯片设计法都试图解决这一问题。它们中大多数都使用新材料来代替硅，比如象有机聚合体，铜化合物，铁电质和磁性合金。但放弃使用硅就相当于浪费了50年建立起来的一整套完整的基础知识体系和1000亿美元的投资。然而三维电子装置的设计却没有引入任何新原子，而是把投资转投向超薄膜和CMP装置。因为生产和处理纯硅非常昂贵。因此垂直电子学可以使生产成本降低10倍甚至更多，而且随着我们一层层地增加，三维产品的密度将至少以和摩尔定律一样的速度增长。
三维芯片也有致命弱点
虽然设计在不断进步，这种新的生产技术仍有很多局限和缺憾。存储单元或晶体管的一些部分会偶尔跨越多晶硅双齿的界限而最终失败。我们必须用错误检测及纠正程序，就像CD机可以绕过受损的路径找到信号的功能。故障处理战略虽然大名鼎鼎，但还没能在微芯片中得以运用。这种技术虽然在平面情况下没有必要甚至更麻烦，但因为三维处理所引起的成本降低却偶然使这项补救技术在必要的时候经济上非常可行。
另外速度也会受到影响。新型的晶体管速度只有单晶管的一半，虽然从整个电路来看差别不是很大，因为三维结构会大大缩短电线的长度。而且现在正有不计其数的研究人员在试图找出缩小这一差距的办法。
除此之外，三维芯片还面临着和传统平面芯片一样的挑战。由于表面面积的缩小，散热成了一个最迫切的问题。现在微处理器的能量密度已经超过了燃烧着的炉子的温度。除非有更先进的降温技术，否则目前并不十分有效的散热方法，比如降低电压或有选择地使用部分电路，将会限制这种三维电路发挥作用。幸运的是，{zx1}的微型电冰箱已经可以用耗费一瓦特的电量就可以每平方毫米驱散200瓦的热量。因此，散热问题还不成为基础障碍。
据估计，通过液体冷却的人脑只消耗25瓦的热量，一个2,2平方厘米的奔腾4微处理器要消耗80瓦。虽然我们不能排除无法解决散热问题将最终限制三维芯片的作用的可能性，但历史已经证明只要有强烈的经济刺激，人们最终总会找到解决的办法。
使摩尔定律可以更长时间地有效会产生极其深远的影响。三十年来，微处理器制造商们一直在努力在单一平面上放置更小的结构。那么在将来我们会通过水平和垂直两种方式扩展为电路的趋势则是不可避免的了。这项技术既有可能性又有可行性，而它将带来的经济利益则更是令人无法忽视的
