电路设计主要包括原理图设计和 PCB 设计。
首先创建一个新项目，然后在项目中添加原理图文件和 PCB 文件
● 创建一个新项目方法：
◇单击设计管理窗口底部的 File 按钮，New 子面板中单击 Blank Proect (PCB)选项，将弹出 Projects 工作面板。建立了一个新的项目后，执行菜单命令 File/Save Project As ，保存该项目到合适位置
◇创建一张新的原理图图纸
执行菜单命令 New/Schematic 创建一张新的原理图文件。可以看到 Sheetl ． SchDoc 的原理图文件，同时原理图文件夹自动添加到项目中。执行菜单命令 File/Save As ，将新原理图文件保存在用户指定的位置
◇
◇编译项目就是在设计文文件中检查原理图的电气规则错误。执行菜单命令 Project/Compile PCB Project ，系统开始编译
Myproject1. PrjPCB 。当项目被编译时，在项目选项中设置的错误检查都会被启动，同时弹出 Message 窗口显示错误信息。如果
原理图绘制正确，将不会弹出 Message 窗口。
◇为单个 SCH 原理图文件创建网络表的步骤如下：
(1)双击文件工作面板中对应的 SCH 原理文件，打开要创建网表的原理图文文件。
(2)执行主菜单命令 Design/Netlist/Protel ，所产生的网络表与原项目文件同名，后缀名为． net ，位于文件工作面板中该项目的 Generated Protel Netlist 选项下
每一个组件的定义都以符号“ [ ＂开始，以符号“ ] ＂结束。{dy}行是组件的名称，即 Designator 信息；第二行为组件的封装，
即 Footprint 信息；第三行为组件的注释。
网络表的后半部分为电路图中所使用的网络定义。每一个网络意义就是对应电路中有电气连接关系的一个点。一个典型的网络定
义如下：
(；网络定义开始
NetC2_2 ；网络的名称
C2 一 2 ；连接到此网络的所有组件的标志和引脚号
X1 － 1 ；连接到此网络的组件标志和引脚号
) ；网络定义结束
每一个网络定义的部分从符号“(＂开始，以符号“)＂结束。“(＂符号下{dy}行为网络的名称。以下几行都是连接到该网络
点的所有组件的组件标识和引脚号。如 C2 一 2 表示电容 C2 的第 2 脚连接到网络 NetC2_2 上； X1 — 1 表示还有晶振 X1 的
第 1 脚也连接到该网络点上。
◇Protel 提供了从原理图到 PCB 板自动
转换设计的功能，它集成在 ECO 项目设计更改管理器中。启动项目设计更改管理器的方法有两种。
● 在 SCH 原理图编辑环境下，本例先打开 CLOCK ． SCHDOC 文件。执行主菜单命令 Design/Update PCB
CLOCK ． PCBDOC ，如图 5 — 43 所示。
● 先进人 PCB 编辑环境下，本例中打开 CLOCK ． PCBDOC 文件，执行主菜单命令 Design/Irnport Changes From
CLOCK ． PRJPCB
执行以上相应命令后，将弹出 Engineering Change Order (更改命令管理)对话框
◇单击 Validate Changes 按钮，系统将检查所有的更改是否都有效，如果有效，将在右边 Check 栏对应位置打勾，如果有错误， Check
栏中将显示红色错误标识。
一般的错误都是由于组件封装定义不正确，系统找不到给定的封装，或者设计 PCB 板时没有添加对应的集成库。此时则返回到
SCH 原理图编辑环境中，对有错误的组件进行更改，直到修改完所有的错误即 Check 栏中全为正确内容为止。
单击 Execute Changes 按钮，系统将执行所有的更改操作，如果执行成功， Status 下的 Done 列表栏将被勾选，
◇在更改命令管理对话框中，单击 Report Changes …按钮，将打开 Report Preview (报告预览)对话框，在该对话框中可以预览所有进行修改过的档
◇组件的自动布局(Auto Place)适合于组件比较多的时候。 Protel DXP 提供了强大的自动布局功能，定义合理的布局规则，采
用自动布局将大大提高设计电路板的效率。
自动布局的操作方法是在 PCB 编辑环境下，执行主菜单命令 Tools/Auto Placement/Auto Placer …，在弹出的 Auto Place (自动布局)对话框中，有两种布局规则可以供选择
选中 Cluster Placer (集群方法布局)选项，系统将根据组件之间的连接性，将组件划分成一个个的集群(Cluster)，并以布局
面积最小为标准进行布局。这种布局适合于组件数量不太多的情况。选中 Quick Component Placement 复选项，系统将以高速进行
布局。
选中 Statistical Placer (统计方法布局)选项，系统将以组件之间连接长度最短为标准进行布局。这种布局适合于组件数目比较
多的情况(比如组件数目大于 100)。选择该选项后，对话框中的说明及设置将随之变化
布局结果只是将组件布置在 PCB 板中，但是飞线却没有布置。执行菜单命令 Design/Netlist/Clean All
Nets …或者执行 Clean Nets …命令，将xx所有的网络，然后再撤销一次该操作，将在 PCB 图纸上显示飞线连接。
◇在 PCB 电路板编辑环境下，执行主菜单命令 Design/Rules …，弹出PCB Rules and Constraints Editor(PCB 设计规则和约束 ) 对话框 。

自动布线完成后，按 End 键将刷新显示布线结果。执行菜单命令 View/Borad in3D ，则可看到如图 5 — 61 所示的 3D 效果图。

在印刷电路设计中，有时在原理图和 PCB 电路图都设计好的情况下，难免会对其中的组件或电路进行局部的更改，更改较多的
往往是组件的封装。有时在 PCB 电路板上直接对某个组件的封装做了修改，也想自动地将更改反映到原理图上去；或者原理图
上对某组件的数值大小进行修改，也希望能对应更改 PCB 电路板。 Protel DXP 提供了很好的 PCB 与原理图相互更新的功能。
5.11.1 由 SCH 原理图更新 PCB
对 SCH 原理图进行了部分更改后，在原理图编辑环境下，执行主菜单命令 Design/Update PCB PCB2.PCBDOC ，如图 5 — 78
所示，即可完成从 SCH 原理图对 PCB 电路图的更新。由 PCB 图更新 SCH 原理图与由 SCH 原理图更新 PCB 的原理图相同。在 PCB 设计环境下，执行主菜单命令 Design/Update
Schematic in ［ CLK. PRJPCB

设计检查检查 DRC
启动设置规则检查 DR C 的方法是执行主菜单命令 Tools/Design Rule Check ．．． , 将弹出 Design Rule Checker (设计规则检查)
对话框，DRC 设计规则检查完成后，系统将生成设计规则检查报告，文件名后缀为． DRC

通常的 PCB 电路板设计中，为了提高电路板的抗干扰能力，将电路板上没有布线的空白区间铺满铜膜。一般将所铺的铜膜接地，
以便于电路板能更好地抵抗外部信号的干扰。
1 ．敷铜的方法
从主菜单执行命令 Place/Polygon Plane …，也可以用组件放置工具栏中的 Place Polygon Plane 按钮

电路板设计中抗干扰的措施还可以采取包地的办法，即用接地的导线将某一网络包住，采用接地屏蔽的办法来抵抗外界干扰。
网络包地的使用步骤如下：
(1)选择需要包地的网络或者导线。从主菜单中执行命令 Edit/Select/Net ，光标将变成十字形状，移动光标一要进行包地的网
络处单击，选中该网络。如果是组件没有定义网络，可以执行主菜单命令 Select/Connected Copper 选中要包地的导线。
(2)放置包地导线。从主菜单中执行命令 Tools/Outline Selected Objects 。系统自动对已经选中的网络或导线进行包地操作

有时在布好的印刷板上需要放置相应组件的文字(String)标注，或者电路注释及公司的产品标志等文字。
必须注意的是所有的文字都放置在 Silkscreen (丝印层)上。
放置文字的方法包括：执行主菜单命令 Place/String

当导线从一个布线层穿透到另一个布线层时，就需要放置 过孔 (Via)； 过孔 用于是同板层之间导线的连接。
① 放置 过孔 的方法
可以执行主菜单命令 Place/Via

总线就是用一条线来表达数条并行的导线。这样做是为了简化原理图，便于读图。如常说的数据总线、地址总线等。总线本身没
有实质的电气连接意义，必须由总线接出的各个单一导线上的网络名称来完成电气意义上的连接。由总线接出的各个单一导线上
必须放置网络名称来完成电气意义上的连接。由总线接出的各外单一导线上必须放置网络名称，具有相同网络名称的导线表示实
际电气意义上的连接。

总线分支Bus Entry是单一导线进出总线的端点。导线与总线连接时必须使用总线分支，总线和总线分支没有任何的电气连接意义，只是让电路图看上去更有专业水平，因此电气连接功能要由网路标号来完成。

执行主菜单命令 Place/Directives/NO ERC
放置忽略 ERC 测试点的主要目的是让系统在进行电气规则检查(ERC)时，忽略对某些节点的检查。例如系统默认输入型引
脚必须连接，但实际上某些输入型引脚不连接也是常事，如果不放置忽略 ERC 测试点，那么系统在编译时就会生成错误信息，
并在引脚上放置错误标记。

SMT (表面粘着式封装)

电容类分为极性电容和无极性电容两种不同的封装.集成库中提供的极性电容封装有RB7. 6 — 15 等，提供的无极性电容的封装有 RAD — 0.1 等。

组件库管理器提供了 Components (组件)和 Footprints (封装)两种查看方式
● Type 下拉列表框：用于设置组件放置的形式，可以为标准形式或者图形方式。
● Lock Prints 复选项：该选项即选择将组件做为整体使用，即不允许将组件和管脚拆开使用。
Designator 选项区域的设置及功能如下：
● Text 文本框：用于设置组件的序号。