3.1印刷线路板与元器件的高频特性：ciF安规与电磁兼容网
一个PCB的构成是在垂直叠层上使用了一系列的层压。走线和预浸处理的多层结构。在多层PCB中，设计者为了方便调试，会把信号线布在最外层。ciF安规与电磁兼容网
PCB上的布线是有阻抗。电容和电感特性的。ciF安规与电磁兼容网
阻抗：布线的阻抗是由铜和横切面面积的重量决定的。例如，1盎司铜则有0.49mΩ／单位面积的阻抗。ciF安规与电磁兼容网
电容：布线的电容是由绝缘体(EoEr)电流到达的范围(A)以及走线间距(h)决定的。ciF安规与电磁兼容网
用等式表达为C＝EoErA/h,Eo是自由空间的介电常数(8.854pF/m),Er是PCB基体的相关介电常数(在FR4碾压板中该值为4.7)ciF安规与电磁兼容网
电感：布线的电感平均分布在布线中，大约为1nH/mm。ciF安规与电磁兼容网
对于1盎司铜线来说，在0.25mm(10mil)厚的FR4碾压板上，位于地线层上方的0.5mm(20mil)宽。20mm(800mil)长的线能产生9.8mΩ的阻抗，20nH的电感以及与地之间1.66pF的耦合电容。ciF安规与电磁兼容网
在高频情况下，印刷线路板上的走线。过孔。电阻。电容。接插件的分布电感与电容等不可忽略。电容的分布电感不可忽略，电感的分布电容不可忽略。电阻会产生对高频信号的反射和吸收。走线的分布电容也会起作用。当走线长度大于噪声频率相应波长的1/20时，就产生天线效应，噪声通过走线向外发射。ciF安规与电磁兼容网
印刷线路板的过孔大约引起0.5pF的电容。一个集成电路本身的封装材料引入2~6pF电容。一个线路板上的接插件，有520nH的分布电感。一个双列直插的24引脚集成电路插座，引入4~18nH的分布电感。ciF安规与电磁兼容网
这些小的分布参数对于运行在较低频率下的微控制器系统是可以忽略不计的；而对于高速系统必须予以特别注意。ciF安规与电磁兼容网
下面便是避免PCB布线分布参数影响而应该遵循的一般要求：ciF安规与电磁兼容网
(1)增大走线的间距以减少电容耦合的串扰；ciF安规与电磁兼容网
(2)平行地布电源线和地线以使PCB电容达到{zj0}；ciF安规与电磁兼容网
(3)将敏感的高频线布在远离高噪声电源线的地方以减少相互之间的耦合；ciF安规与电磁兼容网
(4)加宽电源线和地线以减少电源线和地线的阻抗。ciF安规与电磁兼容网

3.2分割：ciF安规与电磁兼容网
分割是指用物理上的分割来减少不同类型线之间的耦合，尤其是通过电源线和地线的耦合。ciF安规与电磁兼容网
图2给出了用分割技术将4个不同类型的电路分割开的例子。在地线面，非金属的沟用来隔离四个地线面。L和C作为板子上的每一部分的过滤器，减少不同电路电源面间的耦合。高速数字电路由于其更高的瞬时功率需求而要求放在靠近电源入口处。接口电路可能会需要抗静电放电(ESD)和暂态抑制的器件或电路来提高其电磁抗扰性，应独立分割区域。对于L和C来说，{zh0}不同分割区域使用各自的L和C,而不是用一个大的L和C,因为这样它便可以为不同的电路提供不同的滤波特性。ciF安规与电磁兼容网
ciF安规与电磁兼容网
图2:PCB地线分割ciF安规与电磁兼容网

3.3基准面的射频电流抑制：ciF安规与电磁兼容网
不管是对多层PCB的基准接地层还是单层PCB的地线，电流的路径总是从负载回到电源。返回通路的阻抗越低，PCB的电磁兼容性能越好。由于流动在负载和电源之间的射频电流的影响，长的返回通路将在彼此之间产生射频耦合，因此返回通路应当尽可能的短，环路区域应当尽可能的校ciF安规与电磁兼容网

3.4布线分离：ciF安规与电磁兼容网
布线分离的作用是将PCB同一层内相邻线路之间的串扰和噪声耦合最小化。ciF安规与电磁兼容网
所有的信号(时钟，视频，音频，复位等等)在线与线。边沿到边沿间应在空间上远离。为了进一步的减小电磁耦合，将基准地布放在关键信号附近或之间以隔离其他信号线上产生的或信号线相互之间产生的耦合噪声。ciF安规与电磁兼容网

3.5电源线设计：ciF安规与电磁兼容网
根据印制线路板电流的大小，尽量加粗电源线宽度，减少环路电阻。同时。使电源线。地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力。ciF安规与电磁兼容网

3.6抑制反射干扰与终端匹配：ciF安规与电磁兼容网

ciF安规与电磁兼容网
图3:常用终端匹配方法ciF安规与电磁兼容网
ciF安规与电磁兼容网
ciF安规与电磁兼容网
图4:时钟信号的匹配ciF安规与电磁兼容网

为了抑制出现在印制线终端的反射干扰，除了特殊需要之外，应尽可能缩短印制线的长度和采用慢速电路。必要时可加终端匹配。终端匹配方法比较多，常见终端匹配方法见图3所示。根据经验，对一般速度较快的TTL电路，其印制线条长于10cm以上时就应采用终端匹配措施。匹配电阻的阻值应根据集成电路的输出驱动电流及吸收电流的{zd0}值来决定。时钟信号较多采用串联匹配，见图4所示。ciF安规与电磁兼容网

3.7保护与分流线路：ciF安规与电磁兼容网
在时钟电路中，局部去耦电容对于减少沿着电源干线的噪声传播有着非常重要的作用。但是时钟线同样需要保护以免受其他电磁干扰源的干扰，否则，受扰时钟信号将在电路的其他地方引起问题。ciF安规与电磁兼容网
设置分流和保护线路是对关键信号(比如：对在一个充满噪声的环境中的系统时钟信号)进行隔离和保护的非常有效的方法。PCB内的分流或者保护线路是沿着关键信号的线路两边布放隔离保护线。保护线路不仅隔离了由其他信号线上产生的耦合磁通，而且也将关键信号从与其他信号线的耦合中隔离开来。ciF安规与电磁兼容网
分流线路和保护线路之间的不同之处在于分流线路不必两端端接(与地连接),但是保护线路的两端都必须连接到地。为了进一步的减少耦合，多层PCB中的保护线路可以每隔一段就加上到地的通路。ciF安规与电磁兼容网

3.8局部电源和IC间的去耦：ciF安规与电磁兼容网
在直流电源回路中，负载的变化会引起电源噪声。例如在数字电路中，当电路从一个状态转换为另一种状态时，就会在电源线上产生一个很大的尖峰电流，形成瞬变的噪声电压。局部去耦能够减少沿着电源干线的噪声传播。连接着电源输入口与PCB之间的大容量旁路电容起着一个低频骚扰滤波器的作用，同时作为一个电能贮存器以满足突发的功率需求。此外，在每个IC的电源和地之间都应当有去耦电容，这些去耦电容应该尽可能的接近IC引脚，这将有助于滤除IC的开关噪声。