1. 印刷布线图的基本设计方法和原则要求

一、印刷线路元件布局结构设计

讨论一台性能优良的仪器，除选择高质量的元器件，合理的电路外，印刷线路板的元件布局和电气连线方向的正确结构设计是决定仪器能否可靠工作的一个关键问题，对同一种元件和参数的电路，由于元件布局设计和电气连线方向的不同会产生不同的结果，其结果可能存在很大的差异。因而，必须把如何正确设计印刷线路板元件布局的结构和正确选择布线方向及整体仪器的工艺结构三方面联合起来考虑，合理的工艺结构，既可xx因布线不当而产生的噪声干扰，同时便于生产中的安装、调试与检修等。

下面我们针对上述问题进行讨论，由于优良“结构”没有一个严格的“定义”和“模式 ”，因而下面讨论，只起抛砖引玉的作用，仅供参考。每一种仪器的结构必须根据具体要求（电气性能、整机结构安装及面板布局等要求），采取相应的结构设计方案，并对几种可行设计方案进行比较和反复修改。印刷板电源、地总线的布线结构选择----系统结构：模拟电路和数字电路在元件布局图的设计和布线方法上有许多相同和不同之处。模拟电路中，由于放大器的存在，由布线产生的极小噪声电压，都会引起输出信号的严重失真，在数字电路中，TTL噪声容限为0 .4V～0.6V,CMOS噪声容限为Vcc的0.3～0.45倍,故数字电路具有较强的抗干扰的能力。良好的电源和地总线方式的合理选择是仪器可靠工作的重要保证，相当多的干扰源是通过电源和地总线产生的，其中地线引起的噪声干扰{zd0}。

二、印刷电路板图设计的基本原则要求

１．印刷电路板的设计，从确定板的尺寸大小开始，印刷电路板的尺寸因受机箱外壳大小限制，以能恰好安放入外壳内为宜，其次，应考虑印刷电路板与外接元器件（主要是电位器、插口或另外印刷电路板）的连接方式。印刷电路板与外接元件一般是通过塑料导线或金属隔离线进行连接。但有时也设计成插座形式。即：在设备内安装一个插入式印刷电路板要留出充当插口的接触位置。对于安装在印刷电路板上的较大的元件，要加金属附件固定，以提高耐振、耐冲击性能。

２．布线图设计的基本方法首先需要对所选用元件器及各种插座的规格、尺寸、面积等有xx的了解；对各部件的位置安排作合理的、仔细的考虑，主要是从电磁场兼容性、抗干扰的角度，走线短，交叉少，电源，地的路径及去耦等方面考虑。各部件位置定出后，就是各部件的连线，按照电路图连接有关引脚，完成的方法有多种，印刷线路图的设计有计算机辅助设计与手工设计方法两种。xxx的是手工排列布图。这比较费事，往往要反复几次，才能{zh1}完成，这在没有其它绘图设备时也可以，这种手工排列布图方法对刚学习印刷板图设计者来说也是很有帮助的。计算机辅助制图，现在有多种绘图软件，功能各异，但总的说来，绘制、修改较方便，并且可以存盘贮存和打印。接着，确定印刷电路板所需的尺寸，并按原理图，将各个元器件位置初步确定下来，然后经过不断调整使布局更加合理，印刷电路板中各元件之间的接线安排方式如下：

（１）印刷电路中不允许有交叉电路，对于可能交叉的线条，可以用“钻”、“绕”两种办法解决。即，让某引线从别的电阻、电容、三极管脚下的空隙处“钻”过去，或从可能交叉的某条引线的一端“绕”过去，在特殊情况下如果电路很复杂，为简化设计也允许用导线跨接，解决交叉电路问题。

（２）电阻、二极管、管状电容器等元件有“立式”，“卧式”两种安装方式。立式指的是元件体垂直于电路板安装、焊接，其优点是节省空间，卧式指的是元件体平行并紧贴于电路板安装，焊接，其优点是元件安装的机械强度较好。这两种不同的安装元件，印刷电路板上的元件孔距是不一样的。

（３）同一级电路的接地点应尽量靠近，并且本级电路的电源滤波电容也应接在该级接地点上。特别是本级晶体管基极、发射极的接地点不能离得太远，否则因两个接地点间的铜箔太长会引起干扰与自激，采用这样“一点接地法”的电路，工作较稳定，不易自激。

（４）总地线必须严格按高频－中频－低频一级级地按弱电到强电的顺序排列原则，切不可随便翻来复去乱接，级与级间宁肯可接线长点，也要遵守这一规定。特别是变频头、再生头、调频头的接地线安排要求更为严格，如有不当就会产生自激以致无法工作。 调频头等高频电路常采用大面积包围式地线，以保证有良好的屏蔽效果。

（５）强电流引线（公共地线，功放电源引线等）应尽可能宽些，以降低布线电阻及其电压降，可减小寄生耦合而产生的自激。（

６）阻抗高的走线尽量短，阻抗低的走线可长一些，因为阻抗高的走线容易发笛和吸收信号，引起电路不稳定。电源线、地线、无反馈元件的基极走线、发射极引线等均属低阻抗走线，射极跟随器的基极走线、收录机两个声道的地线必须分开，各自成一路，一直到功效末端再合起来，如两路地线连来连去，极易产生串音，使分离度下降。

三、印刷板图设计中应注意下列几点

１．布线方向：从焊接面看，元件的排列方位尽可能保持与原理图相一致，布线方向{zh0}与电路图走线方向相一致，因生产过程中通常需要在焊接面进行各种参数的检测，故这样做便于生产中的检查，调试及检修（注：指在满足电路性能及整机安装与面板布局要求的前提下）。

２．各元件排列，分布要合理和均匀，力求整齐，美观，结构严谨的工艺要求。

３．电阻，二极管的放置方式：分为平放与竖放两种：

（１）平放：当电路元件数量不多，而且电路板尺寸较大的情况下，一般是采用平放较好；对于1/4W以下的电阻平放时,两个焊盘间的距离一般取4/10英寸，1/2W的电阻平放时 ,两焊盘的间距一般取5/10英寸；二极管平放时，1N400X系列整流管,一般取3/10英寸;1 N540X系列整流管,一般取4～5/10英寸。

（２）竖放：当电路元件数较多，而且电路板尺寸不大的情况下，一般是采用竖放，竖放时两个焊盘的间距一般取1～2/10英寸。

４．电位器、IC座的放置原则

（１）电位器：在稳压器中用来调节输出电压，故设计电位器应满中顺时针调节时输出电压升高，反时针调节器节时输出电压降低；在可调恒流充电器中电位器用来调节充电电流折大小，设计电位器时应满中顺时针调节时，电流增大。电位器安放位轩应当满足整机结构安装及面板布局的要求，因此应尽可能放轩在板的边缘，旋转柄朝外。

（２）IC座：设计印刷板图时，在使用IC座的场合下，一定要特别注意IC座上定位槽放置的方位是否正确，并注意各个IC脚位是否正确，例如第1脚只能位于IC座的右下角线或者左上角，而且紧靠定位槽（从焊接面看）。

５．进出接线端布置（１）相关联的两引线端不要距离太大，一般为2～3/10英寸左右较合适。（２）进出线端尽可能集中在1至2个侧面，不要太过离散。

６．设计布线图时要注意管脚排列顺序，元件脚间距要合理。

７．在保证电路性能要求的前提下，设计时应力求走线合理，少用外接跨线，并按一定顺充要求走线，力求直观，便于安装，高度和检修。

８．设计布线图时走线尽量少拐弯，力求线条简单明了。

９．布线条宽窄和线条间距要适中，电容器两焊盘间距应尽可能与电容引线脚的间距相符；

１０．设计应按一定顺序方向进行，例如可以由左往右和由上而下的顺序进行。

2.PCB设计中--板的设计 板的布局：

1. 印制线路板上的元器件放置的通常顺序： 放置与结构有紧密配合的固定位置的元器件，如电源插座、指示灯、开关、连接件之类，这些器件放置好后用软件的LOCK 功能将其锁定，使之以后不会被误移动； 放置线路上的特殊元件和大的元器件，如发热元件、变压器、IC 等； 放置小器件。

2. 元器件离板边缘的距离:可能的话所有的元器件均放置在离板的边缘3mm以内或大于板厚，这是由于在大批量生产的流水线插件和进行波峰焊时，要提供给导轨槽使用，同时也为了防止由于外形加工引起边缘部分的缺损，如果印制线路板上元器件过多，不得已要超出3mm范围时，可以在板的边缘加上3mm的辅边，辅边开V 形槽，在生产时用手掰断即可。

3.高低压之间的隔离：在许多印制线路板上同时有高压电路和低压电路，高压电路部分的元器件与低压部分要分隔开放置，隔离距离与要承受的耐压有关，通常情况下在2000 kV时板上要距离2mm，在此之上以比例算还要加大，例如若要承受3000V的耐压测试，则高低压线路之间的距离应在3.5mm以上，许多情况下为避免爬电，还在印制线路板上的高低压之间开槽。

3.PCB设计中的走线 印制线路板的走线：

1. 印制导线的布设应尽可能的短，在高频回路中更应如此；印制导线的拐弯应成圆角，而直角或尖角在高频电路和布线密度高的情况下会影响电气性能；当两面板布线时，两面的导线宜相互垂直、斜交、或弯曲走线，避免相互平行，以减小寄生耦合；作为电路的输入及输出用的印制导线应尽量避免相邻平行，以免发生回授，在这些导线之间{zh0}加接地线。

2. 印制导线的宽度：导线宽度应以能满足电气性能要求而又便于生产为宜，它的最小值以承受的电流大小而定，但最小不宜小于0.2mm，在高密度、高精度的印制线路中，导线宽度和间距一般可取0.3mm；导线宽度在大电流情况下还要考虑其温升，单面板实验表明，当铜箔厚度为50μm、导线宽度1～1.5mm、通过电流2A时，温升很小，因此，一般选用 1～1.5mm宽度导线就可能满足设计要求而不致引起温升；印制导线的公共地线应尽可能地粗，可能的话，使用大于2～3mm的线条，这点在带有微处理器的电路中尤为重要，因为当地线过细时，由于流过的电流的变化，地电位变动，微处理器定时信号的电平不稳，会使噪声容限劣化；在DIP封装的IC脚间走线，可应用10－10与12－12原则，即当两脚间通过2根线时，焊盘直径可设为50mil、线宽与线距都为10mil，当两脚间只通过1根线时，焊盘直径可设为64mil、线宽与线距都为12mil。

3. 印制导线的间距：相邻导线间距必须能满足电气安全要求，而且为了便于操作和生产，间距也应尽量宽些。最小间距至少要能适合承受的电压。这个电压一般包括工作电压、附加波动电压以及其它原因引起的峰值电压。如果有关技术条件允许导线之间存在某种程度的金属残粒，则其间距就会减小。因此设计者在考虑电压时应把这种因素考虑进去。在布线密度较低时，信号线的间距可适当地加大，对高、低电平悬殊的信号线应尽可能地短且加大间距。

4. 印制导线的屏蔽与接地：印制导线的公共地线，应尽量布置在印制线路板的边缘部分。在印制线路板上应尽可能多地保留铜箔做地线，这样得到的屏蔽效果，比一长条地线要好，传输线特性和屏蔽作用将得到改善，另外起到了减小分布电容的作用。印制导线的公共地线{zh0}形成环路或网状，这是因为当在同一块板上有许多集成电路，特别是有耗电多的元件时，由于图形上的限制产生了接地电位差，从而引起噪声容限的降低，当做成回路时，接地电位差减小。另外，接地和电源的图形尽可能要与数据的流动方向平行，这是抑制噪声能力增强的秘诀；多层印制线路板可采取其中若干层作屏蔽层，电源层、地线层均可视为屏蔽层，一般地线层和电源层设计在多层印制线路板的内层，信号线设计在内层和外层。

4.PCB设计中的焊盘 焊盘： 1. 焊盘的直径和内孔尺寸：焊盘的内孔尺寸必须从元件引线直径和公差尺寸以及搪锡层厚度、孔径公差、孔金属化电镀层厚度等方面考虑，焊盘的内孔一般不小于0.6mm，因为小于0.6mm的孔开模冲孔时不易加工，通常情况下以金属引脚直径值加上0.2mm作为焊盘内孔直径，如电阻的金属引脚直径为0.5mm时，其焊盘内孔直径对应为0.7mm，焊盘直径取决于内孔直径，如下表：　

孔直径    0.4   0.5   0.6   0.8   1.0   1.2   1.6   2.0

焊盘直径 1.5 1.5   2     2.5   3.0   3.5    4

1) 当焊盘直径为1.5mm时，为了增加焊盘抗剥强度，可采用长不小于1.5mm，宽为1. 5mm和长圆形焊盘，此种焊盘在集成电路引脚焊盘中最常见。 2)对于超出上表范围的焊盘直径可用下列公式选取：直径小于0.4mm的孔：D／d＝0.5～3 直径大于2mm的孔：D／d＝1.5～2 式中：（D－焊盘直径，d－内孔直径）

有关焊盘的其它注意点： 1. 焊盘内孔边缘到印制板边的距离要大于1mm ，这样可以避免加工时导致焊盘缺损。 2. 焊盘的开口：有些器件是在经过波峰焊后补焊的，但由于经过波峰焊后焊盘内孔被锡封住，使器件无法插下去，解决办法是在印制板加工时对该焊盘开一小口，这样波峰焊时内孔就不会被封住，而且也不会影响正常的焊接。 3. 焊盘补泪滴：当与焊盘连接的走线较细时，要将焊盘与走线之间的连接设计成水滴状，这样的好处是焊盘不容易起皮，而使走线与焊盘不易断开。 4. 相邻的焊盘要避免成锐角或大面积的铜箔，成锐角会造成波峰焊困难，而且有桥接的危险，大面积铜箔因散热过快会导致不易焊接。 · 大面积敷铜：印制线路板上的大面积敷铜常用于两种作用，一种是散热，一种用于屏蔽来减小干扰，初学者设计印制线路板时常犯的一个错误是大面积敷铜上没有开窗口，而由于印制线路板板材的基板与铜箔间的粘合剂在浸焊或长时间受热时，会产生挥发性气体无法排除，热量不易散发，以致产生铜箔膨胀，脱落现象。因此在使用大面积敷铜时，应将其开窗口设计成网状。

· 跨接线的使用：在单面的印制线路板设计中，有些线路无法连接时，常会用到跨接线，在初学者中，跨接线常是随意的，有长有短，这会给生产上带来不便。放置跨接线时，其种类越少越好，通常情况下只设6mm，8mm，10mm三种，超出此范围的会给生产上带来不便。

· 板材与板厚：印制线路板一般用覆箔层压板制成，常用的是覆铜箔层压板。板材选用时要从电气性能、可靠性、加工工艺要求、经济指标等方面考虑，常用的覆铜箔层压板有覆铜箔酚醛纸质层压板、覆铜箔环氧纸质层压板、覆铜箔环氧玻璃布层压板、覆铜箔环氧酚醛玻璃布层压板、覆铜箔聚四氟乙烯玻璃布层压板和多层印制线路板用环氧玻璃布等。由于环氧树脂与铜箔有极好的粘合力，因此铜箔的附着强度和工作温度较高，可以在260℃的熔锡中浸焊而无起泡。环氧树脂浸渍的玻璃布层压板受潮湿的影响较小。超高频印制线路{zy}良的材料是覆铜箔聚四氟乙烯玻璃布层压板。在有阻燃要求的电子设备上，还要使用阻燃性覆铜箔层压板，其原理是由绝缘纸或玻璃布浸渍了不燃或难燃性的树脂，使制得的覆铜箔酚醛纸质层压板、覆铜箔环氧纸质层压板、覆铜箔环氧玻璃布层压板、覆铜箔环氧酚醛玻璃布层压板，除了具有同类覆铜箔层压板的相拟性能外，还有阻燃性。

5.PCB电磁兼容设计要点

印制电路板中的电磁干扰问题包括公共阻抗耦合、串扰、高频载流导线产生的辐射，以及印制线条对高频辐射的感应等。以下阐述了在PCB设计时为满足电磁兼容性必须注意的事项。

1. PCB中的公共阻抗耦合问题让模拟和数字电路分别拥有自己的电源和地线通路，在可能的情况下，应尽量加宽这两部分电路的电源与地线或采用分开的电源层与接地层，以便减小电源与地线回路的阻抗，减小任何可能在电源与地线回路中的干扰电压。一单独工作的PCB的模拟地和数字地可在系统接地点附近单点汇接，如电源电压一致，模拟和数字电路的电源在电源入口单点汇接，如电源电压不一致，在两电源较近处并一1~2nf的电容，给两电源间的信号返回电流提供通路。如此PCB是插在母板上的，则母板的模拟和数字电路的电源和地也要分开，模拟地和数字地在母板的接地处接地，电源处理与上面一样。

2. PCB的布局设计要求归结如下： &S226;当高速、中速和低速数字电路混用时，在印制板上要给它们分配不同的布局区域。 &S226;对低电平模拟电路和数字逻辑电路要尽可能地分离。图1是印制板的{zj0}布局。因为这种布局可以使高频电流在印制板上的走线路径变短，有助于降低线路板内部的串扰、公共阻抗耦合和辐射发射。图2 则表示了在线路板上有模拟电路的情况。模拟与数字电路要分开；至于线路板上的逻辑电路仍采用图1的类似布局，即让高速逻辑电路尽可能在线路板的边缘。 图1：数字电路印制板的布局 图2：数字与模拟电路混合使用时的布局

3. 多层印制板设计

3.1 数字电路的电磁兼容设计中要考虑的是数字脉冲的上升沿和下降沿所决定的频带宽而不是数字脉冲的重复频率。方形数字信号的印制板设计带宽定为1／πtr，通常要考虑这个带宽的十倍频。

3.2 多层印制板设计要决定选用的多层印制板的层数。多层印制板的层间安排随着电路而变，但有以下几条共同原则。（1） 电源平面应靠近接地平面，并且安排在接地平面之下。这样可以利用两金属平板间的电容作电源的平滑电容，同时接地平面还对电源平面上分布的辐射电流起到屏蔽作用。（2） 布线层应安排与整块金属平面相邻。这样的安排是为了产生通量对消作用。（3） 把数字电路和模拟电路分开，有条件时将数字电路和模拟电路安排在不同层内。如果一定要安排在同层；可采用开沟、加接地线条、分隔等方法补救。模拟的和数字的地、电源都要分开，不能混用。数字信号有很宽的频谱，是产生干扰的主要来源。（4） 在中间层的印制线条形成平面波导，在表面形成微带线，两者传输特性不同。（5） 时钟电路和高频电路是主要的干扰和辐射源，一定要单独安排、远离敏感电路。（6） 不同层所含的杂散电流和高频辐射电流不同，布线时不能同等看待。

3.3 多层PCB的典型布层安排： 1 2 3 4 5 6 7 8 9 10 2层 S1,G S2,P 4层 S1 G P S2 6层 S1 G S2 S3 P S4 差 6层 S1 S2 G P S3 S4 一般 6层 S1 G S2 P G S3 好 8层 S1 S2 G S3 S4 P S5 S6 差 8层 S1 G S2 S3 G P S4 S5 一般 8层 S1 G S2 G P S3 G S4 好 10层 S1 G S2 S3 G P S4 S5 G S6

3.4 两个基本原则

多层印制板设计中有两个基本原则用来确定印制线条间距和边距：

20－H原则 所有的具有一定电压的印制板都会向空间辐射电磁能量，为减小这个效应，印制板的物理尺寸都应该比最靠近的接地板的物理尺寸小20H，其中H是两个印制板面的间距。按照一般典型印制板尺寸，20H一般为3mm左右。

2－W原则 当两条印制线间距比较小时，两线之间会发生电磁串扰，串音会使有关电路功能失常。为避免发生这种干扰，应保持任何线条问距不小于二倍的印制线条宽度，即不小于2W，W为印制线路的宽度。印制线条的宽度取决于线条阻抗的要求，太宽会减少布线的密度，增加成本；大窄会影响传输到终端的信号的波形和强度。

3.5 接地设计

3.5.1 要建立分布参数的概念，高于一定频率时，任何金属导线都要看成是由电阻、电感构成的器件。所以，接地引线具有一定的阻抗并且构成电气回路，不管是单点接地还是多点接地，都必须构成低阻抗回路进入真正的地或机架。25mm长的典型的印制线大约会表现15nH到20nH的电感，加上分布电容的存在，就会在接地板和设备机架之间构成谐振电路。

3.5.2 接地电流流经接地线时，会产主传输线效应和天线效应。当线条长度为1／4波长时，可以表现出很高的阻抗，接地线实际上是开路的，接地线反而成为向外辐射的夭线。

3.5.3 接地板上充满高频电流和干扰场形成的涡流，因此，在接地点之间构成许多回路，这些回路的直径（或接地点间距）应小于{zg}频率波长的1/20。如图3所示.

4 其它布线要求 &S226;专用零伏线和VCC的走线宽度应≥1mm。 &S226;要为模拟电路专门提供一根零伏线。 &S226;单面或双面板的电源线和地线应尽可能靠近，{zh0}的方法是电源线布在印制板的一面，而地线布在印制板的另一面，上下重合，这会使电源的阻抗为{zd1}。另外，整块印制板上的电源和地线要呈“井”字分布，以便使布线的电流达到均衡。 &S226;印制线路设计中还要特别注意电流流过电路中的导线环路尺寸，因为这些回路就相当于正在工作中的小天线，随时随地向空间进行辐射。特别是要注意时钟部分的走线，因为这部分是整个电路中工作频率{zg}的。 &S226;信号走线（特别是高频信号）要尽量短，因为它们是典型的发射天线； &S226;晶振要尽量靠近IC，且布线要较粗； &S226;晶振外壳接地； &S226;PCB板上的线宽不要突变，导线不要突然拐角。 &S226;为了减少平行走线时的串扰，必要时可增加印刷线条间的距离；或在走线之间有意识地安插一根零伏线，作为线条之间的隔离； &S226;每个IC的电源管脚要加旁路电容（一般为104）和平滑电容(10uF~100uF)到地大面积IC每个角的电源管脚也要加旁路电容和平滑电容。 &S226;如有可能，在PCB板的接口处加RC低通滤波器或EMI抑制元件（如磁珠、信号滤波器等），以xx连接线的干扰；但是要注意不要影响有用信号的传输； &S226;PCB板的信号接口要尽可能多地分配一些零伏线的连接脚，并均匀地将信号线分开。

5 旁路电容和退耦电容

设计印制板时经常要在电路上加电容器来满足数字电路工作时要求的电源平稳和洁净度。电路中的电容可分为退耦电容、旁路电容和容纳电容三类。退耦电容用来滤除高频器件在电源板上引起的辐射电流，为器件提供一个局域化的直流，还能减低印制电路中的电流冲击的峰值。旁路电容能xx高频辐射噪声。噪声能限制电路的带宽，产生共模干扰。平滑或容纳电容是用来解决开关器件工作时电源电压会产生突降的问题。设计中最重要的是确定电容量和接入电容的地点。电容器的自谐振频率是决定电容设计的关键参数。电容器有引出线，就会给电容器附加了固有的电感和电阻，考虑这些因素，实际的电容可看成由电阻、电感、电容组成的串联谐振电路，如图5所示。因此，实际电容器都有自谐振频率，在自谐振频率以下，电容器呈电容性；高于自谐振频率时，电容器呈电感性，阻抗随频率增高而增大，使旁路作用大大下降。谐振频率为应该选择谐振频率高的电容器。典型的陶瓷电容器的引线大约有6mm长，会引入15nH的电感，这种类型的电容器对应的自谐振频率列在下表中。表2：电容器的自谐振频率电容器的电容值（uF） 1 0.1 0.01 0.001 电容器的自谐振频率（MHz） 2.5 5 15 50 电源板和接地板之间构成的平板电容器也有自谐振频率，这一谐振频率如果与时钟频率如果与时钟频率谐振，就会使整个印制板成为一个电磁辐射器。 这一谐振频率可以达到200MHz～400MHz，采用20－H原则还可以使这个谐振频率提高2-3倍。采用一个大容量的电容器与一个下容量的电容器并联的方法可以有效地改善自谐振频率特性，当大容量的电容器达到谐振点时，大电容的阻抗开始随频率增加而变大；小容量的电容器尚未达到谐振点，仍然随频率增加而变小并将对旁路电流起主导作用。退耦电容的电容量按式计算，式中△I为瞬变电流、△V为逻辑器件工作允许的电源电压值的变化、△t为开关时间。在电源引线比较长时，瞬变电流引起较大的压降，此时就要加容纳电容以便维持器件要求的电压值。设计时，先计算允许的阻抗Zm， Zm=△V/△I 然后，由线条电感Lw求出不超过Zm对应的频率fm=Zm/(2πLw)，当使用频率高于fm时，要加容纳电容Cb，通常Cb为10～100uF之间取值。 Cb＝1／(2πfm Zm) 电容材料对温度很敏感，要选温度系数好的。还要选择等效串联电感和等效串联电阻小的电容器，一般要求等效串联电感值小于10nH，等效串联电阻小于0.5Ω。在每两个LSI或VLSI元件处都要加平滑电容，电源入口处也要加入平滑电容。此外，I/O连接器、距电源输入连接器远的地方、元件密集处、时钟发生电路附近都要加平滑电容器，平滑电容的计算与退耦电容的计算方法相同。 6 时钟电路之EMC设计 时钟电路在数字电路中占有重要地位，同时时钟电路也是产生电磁辐射的主要来源。一个具有2ns上升沿的时钟信号辐射能量的带宽可达160MHz，其可能辐射带宽可达十倍频，即1.6GHz。因此，设计好时钟电路是保证达到整机辐射指标的关键。时钟电路设计主要的问题有如下几个方面。（1） 阻抗控制：计算各种由印制板线条构成的微带线和微带波导的波阻抗、相移常数、衰减常数等等。许多设计手册都可以查到一些典型结构的波阻抗和衰减常数。特殊结构的微带线和微带波导的参数需要用计算电磁学的方法求解。（2） 传输延迟和阻抗匹配：由印制线条的相移常数计算时钟脉冲受到的延迟，当延迟达到一定数值时，就要进行阻抗匹配以免发生终端反射使时钟信号抖动或发生过冲。阻抗匹配方法有串联电阻、并联电阻、戴维南网络、RC 网络、二极管阵等。（3） 印制线条上接入较多容性负载的影响：接在印制线条上的容性负载对线条的波阻抗有较大的影响。特别是对总线结构的电路容性负载的影响往往是要考虑的关键因素。表达传输线可以采用三种方式： a、 用传输波阻抗（Z0）和传输时延（td）两个参数描述传输线。 b、 用传输波阻抗和（与波长有关的）规一化长度描述传输线。 c、 用单位长度的电感、电容和印制线的物理长度来描述传输线。在印制板设计中经常采用{dy}种方式描述由印制线条构成的传输线。此时，传输时延的大小决定了印制线条是否需要采取阻抗控制的措施；当线条上有很多电容性负载时，线条的传输时延将会增大，与原来的传输时延有如下的关系， td’为不考虑容性负载时的线条传输时延，C0 为不考虑容性负载时的线条分布电容，lm为无匹配的{zd0}印制线条长度。还有许多其它时钟电路设计问题，如时钟区与其它功能区的隔离，同层板中时钟线条屏蔽等问题。时钟电路电磁兼容设计技巧（A） 首先要进行恰当的布线，布线层应安排与整块金属平面相邻。这样的安排是为了产生通量对消作用。（B） 其次，时钟电路和高频电路是主要的干扰和辐射源一定要单独安排、远离敏感电路。（C） 选择恰当的器件是设计成功的重要因素，特别在选择逻辑器件时，尽量选上升时间比五纳秒长的器件，决不要选比电路要求时序快的逻辑器件。（D） 层间跳线应当最小图3和图4的情况分别说明两种情况，图3表示的是好的和比较好的时钟布线的层间跳线安排。图4的情形是不允许的情形。 图3：比较好的时钟布线的层间跳线安排 图4：不允许的时钟布线的层问跳线安排 （E） 时钟布线的转接安排时钟布线经连接器输出时，连接器上的插针要在时钟线插针周围布满接地插针，如图5所示。图5：时钟线插针在连接器上的安排（F） 时钟输出布线时不要采用向多个部件直接串行地连接〔称为菊花式连接〕；而应该经缓存器分别向其它多个部件直接提供时钟信号。 7 逻辑电路的使用对在线路设计中所使用的逻辑集成电路的建议是： &S226;凡是能不用高速逻辑电路的地方就不要用高速逻辑电路。 &S226;注意在IC近端的电源和地之间加旁路去耦电容（一般为104）。 &S226;注意长线传输过程中的波形畸变。 &S226;用R－S触发器作设备控制按钮与设备电子线路之间配合的缓冲。 8 设备内部的布线在设备内部，布线不当是造成干扰的首要原因，大多数的干扰是发生在同一线束的电缆与电缆之间。所以正确的布线是设备可靠运行的基本保证之一。 8.1 线间的电磁耦合抑制方法对磁场耦合： 1〕 减小干扰源和敏感电路的环路面积。{zh0}的办法是使用双绞线和屏蔽线，让信号线与接地线（或载流回路）扭绞在一起，以便使信号与接地线（或载流回路）之间的距离最近。 2〕 增大线间的距离，使得干扰源与受感应的线路之间的互感尽可能地小。 3〕 如有可能，使得干扰源的线路与受感应的线路呈直角（或接近直角）布线，这样可大大降低两线路间的耦合对电容耦合： 1〕 增大线路间的距离是减小电容耦合的{zh0}办法。 2〕 采用屏蔽层，屏蔽层要接地。 3〕 降低敏感线路的输入阻抗。这对CMOS电路比较有效，这是因为CMOS电路的输入阻抗很高，与静电容分压后，干扰信号加到CMOS电路输入端子上成分很高。如有可能，在CMOS电路的人口端对地并联一个电容或一个阻值较低的电阻，这可以降低线路的输入阻抗，从而降低因静电容而引入的干扰。 4〕 如有可能，敏感电路采用平衡线路作输入，平衡线路不接地。这样干扰源对平衡线路人口所施加的是共模干扰，利用平衡线路固有的共模抑制能力，克服干扰源对敏感线路的干扰。 8.2 一般的布线方法在正式布线之前，首要的一点是将线路分类。主要的分类方法是按功率电平来进行，以每30dB功率电平分成若干组，见下表：表1：按功率电平分类的布线方法分级 功率范围 特点 A ＞40dBm 高功率直流、交流和射频源（EMI源） B 10～40dBm 低功率直流、交流和射频源（EMI源） C -20～10dBm 脉冲和数字源、视频输出电路（音频视频源） D -50～20dBm 音频和传感器敏感电路、视频输入电路（视频敏感电路） E -80～50dBm 射频、中频输出电路、安全保护电路（射频敏感电路） F ＜-80dBm 天线和射频电路这种分类的好处是： &S226;干扰源和接收电路都是按功率分类的。 &S226;在同一线束中，邻近导线的功率电平相差不超过30dB。不同分类的导线应分别捆扎，分开敷设。对相邻类的导线，在采取屏蔽或扭绞等措施后也可归在一起。分类敷设的线束间的最小距离是50~75mm。 6.印制电路板的可靠性设计—去耦电容配置 在直流电源回路中，负载的变化会引起电源噪声。例如在数字电路中，当电路从一个状态转换为另一种状态时，就会在电源线上产生一个很大的尖峰电流，形成瞬变的噪声电压。配置去耦电容可以抑制因负载变化而产生的噪声，是印制电路板的可靠性设计的一种常规做法，配置原则如下： 　　●电源输入端跨接一个10～100uF的电解电容器，如果印制电路板的位置允许，采用 100uF以上的电解电容器的抗干扰效果会更好。 　　●为每个集成电路芯片配置一个0.01uF的陶瓷电容器。如遇到印制电路板空间小而装不下时，可每4～10个芯片配置一个1～10uF钽电解电容器，这种器件的高频阻抗特别小，在500kHz～20MHz范围内阻抗小于1Ω，而且漏电流很小（0.5uA以下）。 　　●对于噪声能力弱、关断时电流变化大的器件和ROM、RAM等存储型器件，应在芯片的电源线（Vcc）和地线（GND）间直接接入去耦电容。 　　●去耦电容的引线不能过长，特别是高频旁路电容不能带引线