在 PoE应用增长的同时，以太网PHY的尺寸也在迅速缩小。目前，以太网PHY大多使用90nm技术制造，但芯片制造商即将推出采用65nm工艺技术制造的尺寸更小的产品。事实表明，采用这些先进的制造工艺时，在CMOS上实现有效的芯片级ESD保护是不切实际的，因为芯片面积太小无法提供系统级鲁棒性，另外要实现有效的芯片级保护成本也过高。为满足全球标准的要求、并保证系统的可靠性，时下基于以太网的系统设计越来越强烈地要求使用更好的片外电路保护。

瞬态电压威胁

以太网接口易于受到各种瞬态过压事件的攻击，其中最常见的是静电放电(ESD)、电缆放电和闪电电涌。另外，在PoE系统中，通过双绞线传送直流功率会引入一些特有的由差分模式连接引起的瞬态故障。

ESD是一种速度非常快的瞬态脉冲。根据IEC61000-4-2标准给出的模型，ESD波形的上升时间为700皮秒到1纳秒，从脉冲峰值电流衰减到50%的脉冲持续时间为60纳秒。大的电流尖峰和瞬态过程中包含的能量可能会损坏硅芯片的亚微米输入结构。

在摩擦带电效应或感应等常规环境下，以太网电缆带电后会发生电缆放电(CDE)，或称为电缆静电放电(CESD)现象。把带电的电缆插入系统接口是有危险的。事实表明，电缆通过以太网磁通道向以太网端口放电会形成几种不同模式的电涌。与ESD相类似，电缆放电电涌的上升时间很短(不到1纳秒)，但与ESD 不同，其继发波形存在极性快速变化且持续时间较长的振荡。对于以太网设计者来说，电缆放电波形中的能量会带来比人体静电放电更为严重的问题。

在网络连接中，闪电电涌是一种常见的威胁。闪电冲击可以在以太网线上感生出可能会传送到以太网PHY的高压脉冲。与纳秒级的ESD事件不同，闪电电涌的持续时间为毫秒级。EMC业界用上升时间(毫秒级)、尖峰脉冲电流和下降时间来描述这种脉冲。闪电冲击的能量比ESD级别的冲击大几个数量级。

PoE应用中的差分模式瞬态响应

正如前面提到的，PoE接口的保护可能会特别具有挑战性，因为除了由ESD和电涌引起的瞬态过程之外，在连接直流电源时，有几种经常发生的情形会在以太网传输线上引发差分电涌。这样自然会对PHY造成灾难性的故障或难题，剧烈的冲击可能会损坏IC。

大多数PoE电路设计者会采取某种形式的共模保护措施来保护PoE电路，常用的方式包括使用与地层相连的共模电容器、或跨接在电源两端的TVS瞬态电压抑制器，后者依靠速度非常快的肖特基二极管把电流引向地。然而，许多设计者会错误地忽视差分模式保护。以太网差分对利用变压器、或者共模遏流把PHY与外部环境隔离开来。变压器可对外部电压提供高水平共模隔离，但不能对金属性的、或差分的(线到线)电涌提供保护。

如图1所示，PoE系统在差分对上存在+48V或-48V的电压。在信号线对中，这个直流电压是公有的，因而差分直流电压为0伏。然而，在一些情况下，接电可能会引入瞬态过程。

查看原图（大图）

图1：典型的PoE电路。（供电设备(PSE)、受电设备、以太网电缆）

例如，当在供电设备和受电设备之间进行RJ-45连接时，引脚接合可能不是同步发生的。在引脚接触到RJ-45时，可能会发生引脚1早于或晚于引脚 2的情况。这样就会在该线对上产生一个48V的差分瞬态过程，进而破坏或损坏PoE电路的PHY。当用户在相同的电源端口把连接从一个已供电设备切换到一个未供电设备时也会出现类似的情况。当电源设备检测到已连上一个未供电设备时，供电设备在终止对前者供电时会存在延迟。在这种情况，功率可存在足够长的持续时间，引脚的非同时连接形成一个48V的差分电压。这种情形导致的差分模式瞬态可能会破坏或损害PHY。

瞬态电压抑制(TVS)二极管

显然，由于PoE结构暴露在恶劣的环境威胁中，所以需要使用片外电路来进行保护。低压TVS二极管是成熟的以太网收发器保护技术。这种二极管响应速度快(亚纳秒级)、电容低且钳位电压低，非常适于用来抵御各种瞬态电涌。

为了对PoE电路提供差分保护，有效的TVS二极管保护方案必须能够钳住瞬态/电涌，且同时在接口上呈现为最小的负载电容。TVS应提供低钳位电压，而且，作为一个一般性规则，线到线电容应不超过几个皮法。此外，作为PoE电路的一个独特要求，TVS配置必须考虑在线对之间存在+/-48V的直流电压。由于在不同线对之间存在高直流电压，不能使用任何在线对之间形成电气路径的集成二极管阵列或桥式TVS器件。差分对之间必须是电气隔离的。

查看原图（大图）

图2：针对PoE电路的瞬态电压保护。（RJ-45连接器、Rclamp0524S、以太网PHY）

图 2给出了一个使用Semtech公司RClamp0524S实现的用于抵御差分模式瞬态的PoE TVS方案实例。在实现PoE保护电路时，把保护电路放在供电侧有一些好处：不仅可以保护下游的功率开关电路，而且可避免瞬态电流流过变压器。由于任何附加的电感都会提高TVS二极管的ESD钳位电压，因此应该尽可能的让TVS靠近连接器。本例中的TVS阵列具有线间电容较小的特性，由于这些二极管对在封装中是分开的所以还能提供必要的线隔离，以便隔离差分对之间的48V电压。另外，图3所示的直通型(flow-through)布局降低了瞬态路径中的总电感并可给PCB布局带来便利。

图3：Rclamp0524S直通布线。