逻辑电平转换RS-232-C是美国电子工业协会EIA（Electronic Industry Association）制定的一种串行物理接口标准。采用150pF/m的通信电缆时，{zd0}通信距离为15m；若每米电缆的电容量减小，通信距离可以增 加。传输距离短的另一原因是RS-232属单端信号传送，存在共地噪声和不能抑制共模干扰等问题，因此一般用于20m以内的通信。 RS-232C规定了自己的电气标准，由于它是在TTL电路之前研制的，所以它的电平不是+5 V和地，而是采用负逻辑，即逻辑“0”：+5 V～+15 V；逻辑“1”：-5 V～-15 V。【TTL电平：逻辑“0：<0.4V；逻辑“1”：+3 V～+5 V 】 因此，RS-232C不能和TTL电平直接相连，使用时必须进行电平转换，否则将使TTL电路烧坏，实际应用时必须注意！ 一种常用的电平转换电路是使用MAX232  标准串口的电平规定是：发送电平+/-5 –+/-15V，接收电平+/-3 –+/-15V，而一般单片 机系统的工作电压是+5V 或+3.3V，因此单片机输出的电平范围是不能满足标准串口电平的 要求的，不能直接与PC 的串口相连，若要连接，必须经过电平转换。 自TTL和5V CMOS成为逻辑电路的主要标准电平后，电路设计发生了较大变化。现今电子系统的复杂度不断提高，逻辑电压不断下降，使得系统内部逻辑单元的输入和输出电 平不一致。比如，电路设计中常见的一种情况是1.8V供电的数字电路与3.3V供电的模拟电路之间的连接。本文主要阐述了串行数据系统中逻辑电路的工作原 理及注意事项，给出了在不同逻辑电压之间转换的方法。 越来越多的数字IC采用与以往不兼容的电源电压、更低的VDD、或者VCORE和VI/O不同的双电源供电，这就提出了对于逻辑电平转换的要求。低电压混合信号IC如未能与其配合的数字器件的发展保持同步，也需要使用逻辑电平转换。 转换方法随着转换电平范围、需要转换的信号线数(如，一个4线的串行外设接口(SPI?)与32位数据总线间的转换)、以及数字信号速率的不同而不同。许 多逻辑IC能够将高电平转换成低电平(如将5V转换到3.3V逻辑)，但很少能将低电平转换成高电平(如将3.3V转换到5V)。逻辑电平转换可通过一个 分立的晶体管或甚至是一个电阻与二极管的组合实现。但这些方法固有的寄生电容会降低数据传输速率。 尽管已有字节宽度的和字宽度的电平转换器件，但它们对本文讨论的< 20Mbps的串行总线(SPI、I2C、USB等)并不理想。封装尺寸大、需要使用很多引脚和I/O方向引脚的转换器对于小型串行总线和外设接口并不理想。 串行外设接口由单向控制线组成：数据入、数据出、时钟和片选。数据入和数据出也被称为主入从出(MISO)和主出从入(MOSI)。SPI能够使用超过 20Mbp的时钟信号，使用CMOS推挽逻辑。由于SPI是单向的，没有必要在同一根信号线上实现双向转换。这使电平转换变得简单一些，因为可以采用电阻 与二极管(图1)或分立/数字晶体管(图2)等简单方案。  图1. 电阻-二极管拓扑是在同一根信号线上实现双向转换的可选技术之一  图2. 分立/数字晶体管是实现双向转换的另外一种选择 I2C、SMBus?和1-Wire?接口为双向、漏极开路拓扑。I2C有3个速度范围：≤ 100kbps的标准模式、≤ 400kbps的快速模式、≤ 3.4Mbps的高速模式。双向总线的电平转换更加困难，因为必须在同一根数据线上进行双向转换。基于电阻-二极管或集电极/漏极开路的单级晶体管转换器 的简单拓扑由于固有的单向性，无法满足要求。 为了将逻辑电平由高向低转换，IC厂商制造了大量的声称容许过压输入的器件。具有输入过压保护的逻辑器件是指能够承受(不被损坏)高于其电源电压的输入电压。这种具有输入保护的器件简化了从高VCC到低VCC逻辑的转换任务，同时又增加了信噪比裕量。 容许过压输入，例如容许1.8V供电的逻辑器件接受1.8V或更高的逻辑电平输入。LVC逻辑系列的器件，大部分是输入过压保护的，在需要由高向低转换的应用中表现良好。但是，相反的情况，由低到高的转换并不如此简单。由低电压逻辑产生高电压逻辑的域值电平(VIH)不切实际。 当设计的电路由于连接器、高扇出和杂散电容导致高负载电容时，应注意，对于所有逻辑系列，降低电源电压也会降低驱动能力。但在3.3V的CMOS或TTL (LV、LVT、ALVT、LVC和ALVC)与5V标准TTL (H、L、S、HS、LS和ALS)之间是一个例外。在这些逻辑系列中，3.3V和5V逻辑的触发点(VOL、VIL、VIH、VOH)相互匹配。 诸如SPI总线类的应用要求低-高和高-低混合电平转换。例如，在工作于1.8V的处理器和工作于3.3V的外设之间。尽管可以使用以上方案进行组合，但也可使用单个芯片，如：MAX1840、MAX1841或MAX3390满足需求(图3)。  图3. 一个带SPI/QSPI?/MICROWIRE?接口、能够实现高-低和低-高混合转换的IC电平转换器示例 其它系统，如I2C、1-Wire总线，需要双向的逻辑转换。基于集电极或漏极开路单晶体管的简单拓扑，由于固有的单向性，不能工作于双向总线。 对于更大型的字节或字宽度总线而言，由于已有WR和RD信号，在不同逻辑电平之间传递数据的方法之一是使用如74CBTB3384类的总线开关器件。这类 器件专门针对在3.3V和5V之间的电压下工作进行了优化。对小型的1线或2线的总线，这种方法有两个问题。首先，需使用独立的使能引脚控制数据传输方 向，这会占用宝贵的端口引脚资源。其次，需要使用大型IC，会占用宝贵的电路板空间。 所有的方案都有其优缺点，但设计者需要一款通用器件，能工作于所有电平，允许低到高和高到低的混合转换，还包括进行单向和/或双向转换。下一代双向电平转 换器(MAX3370–MAX3393 IC系列的MAX3370)既能满足这些要求，还能克服使用其它方案带来的问题。 MAX3370使用一种传输门方法实现电平转换(图4)，依赖外部输出驱动器吸收电流，无论是工作在低电压还是高电压逻辑范围。这使该器件既能与漏极开路也能与推挽式输出级一起工作。而且，传输门相对较低的导通电阻(小于135Ω)对转换速率的影响远小于图1中串接的电阻。  图4. MAX3370使用一种传输门方法实现电平转换 图4所示的电路还有另外两个优势。首先，对漏极开路拓扑，MAX3370使用一个10kΩ的上拉电阻与“加速”开关并联，{zd0}程度降低了对外接上拉电阻的 要求，同时还降低了与传统漏极开路拓扑有关的RC时间常数斜率。其次，MAX3370的微型SC70封装还能节省宝贵的电路板空间。 对其它大多数漏极开路方案，RC时间常数都会限制有效数据速率(图5和图6)。MAX3370 IC系列包括一个专利的加速机构，主动拉升上升沿，从而{zd0}程度降低了容性负载的影响，如图7、图8和图9所示。当输入超过预定义的门限时，器件主动拉升上升沿，从而{zd0}程度降低由外部寄生元件引起的偏斜。这使其能够转换由推挽驱动器产生的数据速率{zg}达20Mbps的信号。对源自漏极开路驱动器的信号转换速率低一些。对于其它的漏极开路拓扑，可通过外接上拉电阻提高速率。  图5. 20kHz单FET漏极开路输出波形图，表明RC时间常数会对数据速率产生影响  图6. 双晶体管收发器分别以400kHz (a)和100kHz (b)速率将1.8V转换成5V的波形图，表明有效数据速率受到了限制  图7. MAX3370以400kHz速率将1.8V转换成5V的输出波形图，容性负载效应被大幅度降低了  图8. MAX3370使用一个4.7kΩ上拉电阻以400kHz速率输出的波形图，容性负载效应被大幅度降低了  图9. 此图是一个MAX3370高速测试电路满幅驱动输出的例子 应用中理想要求是单独一个元件能以任何速度转换任意两种逻辑电平。MAX337x系列的IC是为低至1.2V高至5.5V的逻辑电平所设计。一个芯片就能提供在大多数应用中需要的电平转换，而不需针对每一种电平转换都选择一种逻辑器件。 以前，在同一个电路中实现低到高和高到低的电平转换只能使用独立的芯片。现在，MAX337x系列双向、拓扑无关(推挽和漏极开路)的一个单独芯片即可解决这两个问题。MAX3370是一个单线、通用电平转换器。如需转换更多数量的I/O信号线，请参考表1中列出的器件。 表1. 多线逻辑电平转换器
随着每个系统中I/O电压种类的增多，对电平转换技术的需求更加紧迫。而负载电容，VCC电压幅度差异，数据速率等使问题更加复杂化。对于高到低的电平转换，如果转换电压差异较小，而且有成品器件可用(如容许过压输入的逻辑IC)，问题则不太严重。 但是，能处理较大VCC电压差异和能将低电平转换成高电平的IC或分立元件电路就比较困难了。双向和漏极开路拓扑并不很适合高速率数据。Maxim的电平转换器降低了在宽电压范围内单/双向、推挽和漏极开路拓扑电平间转换的难度。这些IC提供极小的封装，标准应用中不需任何外部元件。 |
郑重声明：资讯 【逻辑电平转换】由 发布，版权归原作者及其所在单位，其原创性以及文中陈述文字和内容未经(企业库qiyeku.com)证实，请读者仅作参考，并请自行核实相关内容。若本文有侵犯到您的版权， 请你提供相关证明及申请并与我们联系（qiyeku # qq.com）或【在线投诉】，我们审核后将会尽快处理。
—— 相关资讯 ——
