日本對於ΔΣADC之理論分析及應用- Analog/RF IC 资料共享- Analog/RF IC ...
本帖{zh1}由 matt0123 于 2010-2-5 09:57 编辑

A new ΔΣADC architecture using a triple phase sampling technique and a two-step
summation scheme is presented. A 4th order switched-capacitor ΔΣADC with a 4-bit
quantizer is designed for a low-power direct-conversion digital TV receiver SoC. It
achieves a 77.3-dB SNDR over a 4-MHz bandwidth with a 100-MHz clock frequency.
The chip, fabricated in a 0.18-μm CMOS process, occupies 1.57 mm2 and draws 15.3
mA from a 1.8-V supply. It achieves a 0.58-pJ/conversion FOM

有鑑於回文的反應,此篇文章係以日文寫作為主

在此附上一翻譯軟體,以利於閱讀!

但{dy}篇文件之內文疑似有加密,可能無法順利翻譯!



此翻譯軟體為靈格斯!十分好用!可線上連結諸多在線翻譯網頁並在軟體中逐一列出!

更提供人性化的操作手段,可在反白字句後立即翻譯,不需額外貼至軟體中!

希望能讓大家更有效率地閱讀。

/ (1.27 MB)
/ (252.53 KB)
郑重声明:资讯 【日本對於ΔΣADC之理論分析及應用- Analog/RF IC 资料共享- Analog/RF IC ...】由 发布,版权归原作者及其所在单位,其原创性以及文中陈述文字和内容未经(企业库qiyeku.com)证实,请读者仅作参考,并请自行核实相关内容。若本文有侵犯到您的版权, 请你提供相关证明及申请并与我们联系(qiyeku # qq.com)或【在线投诉】,我们审核后将会尽快处理。
—— 相关资讯 ——