在现代科研、通信、电子产业中，信号发生器的xx性和稳定性往往决定了整个系统的性能与稳定与否，所以如何设计制造高品质的信号发生器成为一个很重要的课题。随着微电子技术的迅速发展，直接数字频率合成器(Direct Digital Frequency Synthesis简称DDS或DDFS)得到了极快的发展，它具有相对带宽很宽、频率转换时间极短、频率分辨率很高、输出相位连续、可输出宽带正交信号、可编程及全数字化结构便于集成等优越性能。而且，由于DDS是数字化高密度集成电路产品．芯片体积小、功耗低，因此可以用DDS构成高性能频率合成信号源来取代传统频率信号源产品。

本设计的环境兰州重离子加速器冷却储存环主环(CSRm)，采用多圈注入或射频堆积加电子冷却将重离子束在横向相空间与纵向相空间进行累积。其高频系统采用铁氧体加载的同轴线性调谐腔，通过改变铁氧体磁性材料的磁导率来改变高频腔体的谐振频率。实践中是通过改变绕在其上的偏磁线圈的偏磁电流来改变其谐振频率。加速腔的频率设计范围为0.25-1.7MHz和6-14MHz。

2． 器件简介

FPGA是20世纪90年代发展起来的大规模可编程逻辑器件。随着EDA技术和微电子技术的进步，FPGA的时钟延迟可达到ns级，并且FPGA具有高集成度、高可靠性，几乎可将整个设计系统下载于同一芯片中，实现所谓片上系统，从而大大缩小其体积。本设计中的FPGA采用Altera公司的ACEX1K50，它具有50000个典型门数，{zd0}系统门数199000，2880个逻辑单元，10个EAB。本例中的FPGA用于连接事例处理单元(DSP)以及外围芯片AD9854，Inter82527，串行D/A，A/D还有SDRAM的逻辑电路。更重要的是它具有微处理器的数字内核可以执行SDRAM中的用户程序。基于微软操作系统的CVI程序和CPCI机箱及主CPU板是非实时控制系统，不能完成我们所要求的任务，通常情况下采用高速嵌入式MCU或DSP处理器。我们采用的是TMS320C6713。

AD9854结合了DDS技术和高速D/A转换，其内部集成了48bit频率累加器，48bit相位累加器，正余弦波形表，高速高性能D/A转换器以及调制和控制电路，能够在单片上完成频率调制，相位调制，幅度调制和IQ正交调制等。可以产生一个频谱较纯，幅相频均可编程的正弦信号。借助于48位的相位累加器和{zg}300MHz的工作频率其输出波形频率的最小分辨率可以达到0.001Hz。该芯片具有单频信号产生、二进制FSK调制、“倾斜”二进制FSK调制、CHIRP信号产生，BPSK信号调制等五种基本工作模式，利用芯片所提供的功能模块可以产生多种功能扩展。利用芯片所提供的48Bit频率分辨率，在300MHz的时钟频率下，依据奈奎斯特采样定律{zg}可输出150MHz的模拟信号。并且频率的合成速度达到了108个/秒，满足设计要求106个/秒。

3.         系统结构及原理

图1.系统原理框图

本设计中应用了许多计算机及电子方面的技术。如用FPGA实现的cPCI总线控制，Dsp负责接收事例触发并加载FPGA程序，完成系统和总线的通信，实现中断控制，整个插件集成在一块3U高度的cPCI插件上。本文主要讨论的是电路的后半部分。其中，串行ADC提供慢信号检测以及传输通道，串行ADC输出高频信号幅度调制和铁氧体的偏磁电流，Intel 82527总线控制器单元提供慢信号检测及传输通道，连接高频发射机和高频腔体的状态信号和连锁信号。本例中FPGA采用剪裁了的的Verilog SDRAM控制器内核以适应需求， 4Mb的SDRAM分配成2Mb的高频参数存储区和2Mb的FPGA微处理器数字内核用户程序。