Phase-Locked Loop (锁相环PLL)：——A circuit that acts as a phase detector to keep an oscillator in phase with an incoming frequency.基本意思也就是：一个起着鉴相器作用的电路，保持一个晶振在一个特定的xx的频率范围内。

　　phase detector（鉴相器）

　　使输出电压与两个输入信号之间的相位差有确定关系的电路。表示其间关系的函数称为鉴相特性。鉴相器是锁相环的基本部件之一，也用于调频和调相信号的解调。常见的鉴相特性有余弦型、锯齿型与三角型等。鉴相器可以分为模拟鉴相器和数字鉴相器两种。二极管平衡鉴相器是一种模拟鉴相器。两个输入的正弦信号的和与差分别加于检波二极管 ，检波后的电位差即为鉴相器的输出电压。其鉴相特性通常为余弦型的。鉴频鉴相器是一种数字鉴相器。两个输入信号是脉冲序列，其前沿（或后沿）分别代表各自的相位。比较这两个脉冲序列的频率和相位即可得到与相位差有关的输出 。这种鉴相器的鉴相特性为锯齿形。因它兼具鉴频作用，故称鉴频鉴相器。

        锁相环(phase-locked loop):为无线电发射中使频率较为稳定的一种方法,主要有()和PLL IC ,压控振荡器给出一个信号,一部分作为输出,另一部分通过与PLL IC所产生的本振信号作相位比较,为了保持频率不变,就要求相位差不发生改变,如果有相位差的变化,则PLL IC的电压输出端的电压发生变化,去控制VCO,直到恢复!达到的目的!!能使受控振荡器的频率和相位均与输入信号保持确定关系的闭环电子电路。