（转）上下拉电阻企业库|免费b2b网站

（转）上下拉电阻

上拉电阻：
1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的{zd1}高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
2、OC门电路必须加上拉电阻，才能使用。
3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。
6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。
上拉电阻阻值的选择原则包括:
1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。
2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。
3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑
以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理
对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素：
1．驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。
2．下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。
3．高低电平的设定。不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。
4．频率特性。以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟，电阻越大，延迟越大。上拉电阻的设定应考虑电路在这方面的需求。
下拉电阻的设定的原则和上拉电阻是一样的。
OC门输出高电平时是一个高阻态，其上拉电流要由上拉电阻来提供，设输入端每端口不大于100uA,设输出口驱动电流约500uA，标准工作电压是5V，输入口的高低电平门限为0.8V(低于此值为低电平)；2V(高电平门限值)。
选上拉电阻时：
500uA x 8.4K= 4.2即选大于8.4K时输出端能下拉至0.8V以下，此为最小阻值，再小就拉不下来了。如果输出口驱动电流较大，则阻值可减小，保证下拉时能低于0.8V即可。
当输出高电平时，忽略管子的漏电流，两输入口需200uA
200uA x15K=3V即上拉电阻压降为3V，输出口可达到2V，此阻值为{zd0}阻值，再大就拉不到2V了。选10K可用。COMS门的可参考74HC系列
设计时管子的漏电流不可忽略，IO口实际电流在不同电平下也是不同的，上述仅仅是原理，一句话概括为：输出高电平时要喂饱后面的输入口，输出低电平不要把输出口喂撑了（否则多余的电流喂给了级联的输入口，高于低电平门限值就不可靠了）

在数字电路中不用的输入脚都要接固定电平，通过1k电阻接高电平或接地。
1. 电阻作用：
l 接电组就是为了防止输入端悬空
l 减弱外部电流对芯片产生的干扰
l 保护cmos内的保护二极管,一般电流不大于10mA
l 上拉和下拉、限流
l 1. 改变电平的电位，常用在TTL-CMOS匹配
2. 在引脚悬空时有确定的状态
3.增加高电平输出时的驱动能力。
4、为OC门提供电流
l 那要看输出口驱动的是什么器件，如果该器件需要高电压的话，而输出口的输出电压又不够，就需要加上拉电阻。
l 如果有上拉电阻那它的端口在默认值为高电平你要控制它必须用低电平才能控制如三态门电路三极管的集电极，或二极管正极去控制把上拉电阻的电流拉下来成为低电平。反之，
l 尤其用在接口电路中,为了得到确定的电平,一般采用这种方法,以保证正确的电路状态,以免发生意外,比如,在电机控制中,逆变桥上下桥臂不能直通,如果它们都用同一个单片机来驱动,必须设置初始状态.防止直通!
2、定义：
l 上拉就是将不确定的信号通过一个电阻嵌位在高电平！电阻同时起限流作用！下拉同理！
l 上拉是对器件注入电流，下拉是输出电流
l 弱强只是上拉电阻的阻值不同，没有什么严格区分
l 对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。

3、为什么要使用拉电阻：
l 一般作单键触发使用时，如果IC本身没有内接电阻，为了使单键维持在不被触发的状态或是触发后回到原状态，必须在IC外部另接一电阻。
l 数字电路有三种状态：高电平、低电平、和高阻状态，有些应用场合不希望出现高阻状态，可以通过上拉电阻或下拉电阻的方式使处于稳定状态，具体视设计要求而定！
l 一般说的是I/O端口，有的可以设置，有的不可以设置，有的是内置，有的是需要外接，I/O端口的输出类似与一个三极管的C，当C接通过一个电阻和电源连接在一起的时候，该电阻成为上C拉电阻，也就是说，如果该端口正常时为高电平，C通过一个电阻和地连接在一起的时候，该电阻称为下拉电阻，使该端口平时为低电平，作用吗：
比如：当一个接有上拉电阻的端口设为输如状态时，他的常态就为高电平，用于检测低电平的输入。
l 上拉电阻是用来解决总线驱动能力不足时提供电流的。一般说法是拉电流，下拉电阻是用来吸收电流的，也就是你同学说的灌电流

51系列I/O口上拉电阻使用点滴
按常规，在51端口（P1、P2、P3）某位用作输入时，必须先向对应的锁存器写入1，使FET截止。一般情况是这样，也有例外。所谓IO口内部与电源相连的上拉电阻而非一常规线性电阻，实质上，该电阻是由两个场效应管并联在一起：一个FET为负载管，其阻值固定；另一个FET可工作在导通或截止两种状态（姑且叫可变FET）。使其总电阻值变化近似为0或阻值较大（20千欧--40千欧）两种情况。当和端口锁存器相连的FET由导通至截止时，该阻值近似为 0，可将引脚快速上拉至高电平；当和锁存器相连的FET由截止至导通时，该电阻呈现较大阻值，限制了和端口锁存器相连的FET的导通电流。

51IO口作为输入端和外部信号相连有时必须考虑上述特性，本人在设计LTP1245热敏打印头驱动板时，资料上推介热敏头“抬头”和“纸尽”信号由头中内嵌检测电路提供，MCU IO口采集该信号时需加缓冲（如74HC04）。当时本人认为51IO口上拉电阻为一较大阻值的固定电阻，对
输入信号无影响，故未加缓冲电路（为降低成本能省则省）。可到调试PCBA时发现，“抬头”、“纸尽”状态变化时，采集信号只在3.90V--5.10V 之间变化,应为低电平时无低电平输出。究其原因，打印头的“抬头”、“缺纸”信号输出为一光敏三极管的集电极输出，集电极和电源间原有一个负载电阻，饱和导通设计工作电流仅为450--1100微安，当该集电极直接和MCU IO口某位相连时，IO口上拉电阻和光敏三极管负载电阻并联，当IO口上拉时，上拉电阻极小致使光敏三极管直流负载线斜率陡然增大，工作状态进入放大区而非希望的饱和区。当时在不改硬件的条件下，我几乎无计可施，甚至想到了准备烧断IO口上拉电阻（前两天我曾发帖求救怎么烧断IO口上拉电阻的方法）后来听网友建议该方法风险较大，所以总想用软件方法解决。

后来我的解决方法是：采样信号前不是先向对应锁存器写1，而是先写入0，再写入1，延时约10毫秒以上，然后再采样（当然此法只适应于采样频率很低的情况）。这样作的目的是：先写入0迫使IO口上拉电阻先为一较大值，此时如果外部光敏三极管本来处于截止状态，当完成上述一系列锁存器的写入过程后光敏管仍为截止态，IO口正确采样到高电平；此时如果外部光敏三极管基极电流足够大有容许三极管饱和导通的条件（即基极吸收到充分光强），虽然采样一开始集电极被人为钳位在低电平，但当下一时隙和IO口相连的锁存器被写入1时，在IO口上拉电阻中的可变FET导通之前，光敏三极管已先进入饱和态而又把引脚钳位在实际输出的低电平，此时MCU IO口的上拉电阻仍为较大阻值，同时和原光敏三极管集电极负载电阻并联（考虑并联后阻值变化，原光敏三极管集电极负载电阻需增大到适当阻值）充当饱和导通后光敏三极管的负载电阻，事实上，IO口上拉电阻中的可变FET未来得及导通又被截止了，由此又保证了信号低电平的正确采样。经过波形测试问题得到解决。

原文地址：http://blog.ednchina.com/Ewood/182374/message.aspx

郑重声明：资讯【（转）上下拉电阻】由发布，版权归原作者及其所在单位，其原创性以及文中陈述文字和内容未经(企业库qiyeku.com)证实，请读者仅作参考，并请自行核实相关内容。若本文有侵犯到您的版权，请你提供相关证明及申请并与我们联系（qiyeku # qq.com）或【在线投诉】，我们审核后将会尽快处理。

—— 相关资讯 ——