1/14/2010
1
1
数字电路与系统
第三章、逻辑门电路
Part1
数字电路与系统
2
第三章习题
第五版教科书
3.11；3.12；3.1；
3.21；3.16；3.17；
3.18；3.13
3.20；3.7-(a,b,c)；
3.29；3.28
如果采用第四版教科书
2.1；2.2
2.3；2.5；2.6；2.10；
2.14
2.16；2.17；2.21；
2.23
数字电路与系统
3
第三章逻辑门电路——引言
在电子线路中，用高、
低电平表示二值逻辑的
1和0两种逻辑状态。
例如：
当开关S断开后，输出
电压v
O
为高电平，当开
关S闭合后，输出为低
电平；
通常，开关S由晶体管
电路构成，可以通过输
入信号来控制输出信号
的电平。
数字电路与系统
4
第三章逻辑门电路——引言
定义：实现基本逻辑运算和复合逻辑运算的
电路称为门电路；
常用的门电路有与非门、或非门、与或非门、
异或门、同或门等；
门电路中的晶体管经常处于“开”、“关”
的工作状态：
PN结、二极管：导通、截止；
场效应管：导通、截止；
双结型三极管（BJT）：饱和、截止。
数字电路与系统
5
第三章逻辑门电路
回顾：正逻辑与负逻辑
如果以输出高电平表示逻辑1，以低
电平表示逻辑0，则这种表示方法称
为正逻辑，反之，称为负逻辑。
同一个逻辑电路，在不同的逻辑假定
下，其逻辑功能是不同的。
例：
ABF逻辑
000
010与
100
111
ABF逻辑
111
101或
011
000
ABF
VLVLVL
VLVHVL
VHVLVL
VHVHVH
(a)电平关系
(b)正逻辑
(c)负逻辑
数字电路与系统
6
第三章逻辑门电路
正逻辑与负逻辑（如图）
既然只要能够区分出高
低电平就可以确定所表
示的逻辑状态，那么，
高低电平都有一个允许
的范围；
数字电路对元器件的精
度以及电源的稳定度要
求都要比模拟电路低。
数字电路与系统
7
第三章逻辑门电路
§3.1分立元件门电路——二极管和BJT三极管
§3.2TTL门电路
§3.3MOS-FET元件的开关特性
§3.4CMOS门电路
§3.5TTL电路与CMOS电路的接口
数字电路与系统
8
§3.1分立元件门电路——二极管、三极管
提纲：
半导体PN结和二极管的开关特性
BJT三极管的开关特性
分立元件门电路
数字电路与系统
9
PN结——以面接触型PN结为例
动态平衡
浓度梯度——载流子扩散（宏观效果：多子扩散运动）；
势垒——阻止多子扩散，增强少子漂移运动；
由于内建电场存在，PN结单向导电。
P+型N型
空
间
电
荷
区
；
耗
尽
区
；
阻
挡
层
——
势
垒
区
。
1/14/2010
2
数字电路与系统
10
§3.1分立元件门电路——二极管、三极管
半导体二极管的开关特性
二极管开关电路理想二极管伏安特性
)1(T
/
SD

Vv
eIi
I
S
：反向饱和电流，与
材料、工艺、几何尺寸
有关，定值；
V
T
：常温下，26mV
热力学电压VT=kT/q
PN结电流方程
数字电路与系统
11
§3.1分立元件门电路——二极管、三极管
二极管伏安特性的近似方法
VCC
、RL
较
小
VCC
较小，RL
大VCC
、RL
大
数字电路与系统
12
§3.1分立元件门电路——二极管、三极管
半导体BJT三极管的开关特性
BJT三极管的结构
NPN型PNP型
数字电路与系统
13
§3.1分立元件门电路——二极管、三极管
双极型三极管输入特性
•三极管的输入特性近似为指数曲线
•通常用折线近似
•硅管V
ON
：0.7V
•锗管V
ON
：0.3V
数字电路与系统
14
双极型三极管输出特性
输出特性曲线可分为三个区域：放大区，饱和区，截止区
•在放大区iC
随iB
的变化成正比变化，几乎不受vCE
的影响；
•在饱和区，iC
不随iB
成正比变化，而趋向饱和，硅三极管的饱和
vCE=0.6V，在深度饱和下，vCE
在0.3V以下；
•在iB=0以下为截止区，在截止区iC
几乎等于零。
数字电路与系统
15
§3.1分立元件门电路——二极管、三极管
双极型三极管如何进入饱和状态？
作图法分析：
•取固定的负载；
•输出特性曲线v.s.负载曲线。
数字电路与系统
16
§3.1分立元件门电路——二极管、三极管
双极型三极管开关电路
等效：截止饱和导通
数字电路与系统
17
§3.1分立元件门电路——二极管、三极管
二极管与门电路
输入
V
A（V）V
B（V）
输出
V
Y
（V）
0
0
3
3
0
3
0
3
0.7
0.7
3.7
0.7
数字电路与系统
18
§3.1分立元件门电路——二极管、三极管
二极管或门电路
输入
VA（V）VB（V）
输出
VY（V）
0
0
3
3
0
3
0
3
0
2.3
2.3
2.3
1/14/2010
3
数字电路与系统
19
§3.1分立元件门电路——二极管、三极管
二极管门电路
优点：与门和或门电路结构简单
缺点：
•通过输入信号源的电流较大；并且工作时功耗大；
•输出信号受负载阻抗的影响；
•会造成电平偏移。例如：
D1
D2
0V
5V
R
+VCC=+5V
k3
D1
D2
5V
R
+VCC=+5V
k3
0.7V1.4V
F
数字电路与系统
20
§3.1分立元件门电路——二极管、三极管
三极管非门电路
输入
VA（V）
输出
VY（V）
0
5
5
0
数字电路与系统
21
§3.1分立元件门电路——二极管、三极管
DTL（Diode-TransistorLogic）电路
例：三输入端的二极管与门和三极管非门组合而成的与非门
将基极电阻R
b
换成两个二极管D
4
、D
5
，提高输入低电平
的抗干扰能力，当输入低电平有波动时，保证三极管可靠
截止，以输出高电平；
注意：当三极管从饱和向截止转换时，基区存储电荷通过
R
1
泄放。
A
B
C
L
+V
D
D
D
1
2
3DD
1
R
2
3
CC（+5V）
R1
Rc
T
45
P
3kΩ1kΩ
4.7kΩ
F
数字电路与系统
22
§3.2TTL门电路
TTL:Transistor-TransistorLogic
提纲：
TTL反相器的结构与原理
TTL反相器的输入输出特性
TTL反相器的动态特性
TTL门电路及其扩展
TTL门电路输入/输出级的改进（见附录）
数字电路与系统
23
§3.2.1TTL反相器的结构与原理
TTL反相器的结构与原理
利用T
2
放大作用，为
T
5
提供较大的基极电
流，加速T
5
导通
T
2
和电阻R
2
、R
3
组成
的放大器有两个反相
的输出端V
C2
和V
E2
，
驱动T
5
、T
4
组成的推
拉式输出级
T
5
和T
4
受两个互补
信号V
e2
和V
c2
的驱
动，因此总是一个
导通，另一个截止
推拉式输出级
D
2
确保T
5
饱和导通
时T
4
可靠截止
T
1
传递输入信号
钳位二极管D
1
，消
除负相干扰输入
数字电路与系统
24
输入为高电平时，输出为低电平
3.4V
1.4V
0.7V
1V
2.1V
约0.3V
倒置
饱和
截止
数字电路与系统
25
输入为低电平时，输出为高电平
0.2V
约4.3V
约5V
0.9V
约3.6V
深饱和
截止
导通
如考虑R2
上的压
降，则vO
为3.4V
数字电路与系统
26
§3.2.2TTL反相器的输入输出特性
截止区
线性区，T2
导通
过渡区
饱和区
阈值电压V
TH
数字电路与系统
27
§3.2.2TTL反相器的输入输出特性
输入T1T2T4T5输出
有低电平深饱和截止导通截止高
全高电平倒置导通截止饱和低
1/14/2010
4
数字电路与系统
28
§3.2.2TTL反相器的输入输出特性
噪声容限
噪声容限表示门电
路的抗干扰能力
低电平噪声容限
V
NL
＝V
IL（max）-V
OL（max）
＝0.8V-0.4V＝0.4V
高电平噪声容限
V
NH
＝V
OH（min）-V
IH（min）
＝2.4V-2.0V＝0.4V
0
3.6
2.4
3.6
2
0.8
0
0.4
数字电路与系统
29
§3.2.2.1TTL反相器的输入特性
输入特性
-1mA
数字电路与系统
30
§3.2.2.1TTL反相器的输入特性
输入高电平电流与输入低
电平电流
输入低电平电流I
IL
•输入低电平电流I
IL
是指当门电
路的输入端接低电平时，从门
电路输入端流出的电流，
•一般产品I
IL
=1mA。
输入高电平电流I
IH
•输入高电平电流I
IH
是指当门电
路的输入端接高电平时，流入
输入端的电流，
•一般产品I
IH
=40uA。
IIH
IIL
数字电路与系统
31
§3.2.2.1输入特性
输入负载特性
)(
1
1
becc
P
P
I
VV
RR
R
V


随着R
P
增大，V
I
上升，
到1.4V以后将不再上升，
此时相当于输入接高电平，
输出为低电平。
开门电阻
数字电路与系统
32
§3.2.2.1TTL反相器的输入特性
G1
输出正确传输到G2
的输入端，对RP
有限制
(min)IHPIHOH
VRIV
v
O1
=V
OH
时，v
I2
≥V
IH(min)







k35
1004.0
0.24.3
3
IH
(min)IHOH
P
I
VV
R
数字电路与系统
33
（续）
(max)ILOLP
P1
OL1BECCVVR
RR
VVV






k69.0
1
(max)IL1BECC
OL(max)IL
P
R
VVV
VV
R
V
OL
690
P
R
v
O1
=V
OL
时，v
I2
≤V
IL(max)
数字电路与系统
34
§3.2.2.2TTL反相器的输出特性
输出特性
高电平输出特性
•受功耗限制，输出高电平时，负载电流一般不可超过0.4mA
数字电路与系统
35
§3.2.2.2TTL反相器的输出特性
输出特性
低电平输出特性
数字电路与系统
36
§3.2.2.2TTL反相器的输出特性
输出带载能力
——灌电流负载
驱动门输出低电平时，电流
从负载门的输入端灌入驱动
门的T
5
管
输出低电平时允许灌入输出
端的电流定义为输出低电平
电流I
OL
一般产品I
OL
=16mA
输出低电平时所能驱动同类
门的个数N
OL
称为输出低电平
时的扇出系数。
IOL
IL
OL
OL
I
I
N
1/14/2010
5
数字电路与系统
37
§3.2.2.2TTL反相器的输出特性
输出带载能力
——拉电流负载
驱动门输出高电平时，电流
从驱动门的T
4
、D拉出而流
至负载门的输入端
输出高电平时允许拉出输出
端的电流定义为输出高电平
电流I
OH
，一般产品规定I
OH
=0.4mA
输出高电平时所能驱动同类
门的个数N
OH
称为输出高电平
时的扇出系数。
IOH
一般N
OL
≠N
OH
，常取两者中的
较小值作为门电路的扇出系数，
用N
O
表示。
IH
OH
OH
I
I
N
数字电路与系统
38
§3.2.3TTL反相器的动态特性
传输延迟
三极管存储电荷的注入和消
散；PN结寄生电容和负载
电容的充放电导致门延迟。
导通延迟时间t
PHL
——从输入波形
上升沿的中点到输出波形下降沿的中
点所经历的时间；
截止延迟时间t
PLH
——从输入波形
下降沿的中点到输出波形上升沿的中
点所经历的时间。
与非门的传输延迟时间t
pd
是t
PHL
和t
PLH
的平均值
2
PHLPLH
pd
tt
t


一般几纳秒～十几个纳秒
数字电路与系统
39
§3.2.3TTL反相器的动态特性
交流噪声容限
由于三极管的开关时间和分布电容的充放电过程，输入信
号必须有足够的变化幅度和作用时间，输出才能够变化，
故交流噪声容限比较大。
数字电路与系统
40
§3.2.3TTL反相器的动态特性
电源动态尖峰电流
在动态情况下，特别是输出电压突然由低电平变为高电平
时，由于T
5
原来工作在深饱和状态，所以T
4
的导通必然先
于T
5
的截止，这样出现了短时间的T
4
，T
5
同时导通，有很
大的瞬间电流通过T
4
和T
5
，使电源出现尖峰电流。
解决
数字电路与系统
41
§3.2.4TTL门电路及其扩展
TTL反相器
TTL与非门、或非门、与或非门、异或门
集电极开路门（OC门）
TTL三态门
数字电路与系统
42
§3.2.4TTL门电路及其扩展
与非门
多发射极三极管
ABY
“与”扩展
器
数字电路与系统
43
§3.2.4TTL门电路及其扩展
或非门
BAY
“或”扩展
器
反相
反相
数字电路与系统
44
§3.2.4TTL门电路及其扩展
与或非门
CDABY
数字电路与系统
45
§3.2.4TTL门电路及其扩展
异或门
BAY
1/14/2010
6
数字电路与系统
46
普通TTL门电路应用的限制
当vO=VOH
时，iOH≤400μA；
输出级不能并联
•错误的逻辑功能
•“拉”电流过大，损坏电路
集电极开路门
回顾：输出级的负载驱动能力
如何提高输出带载能力？
数字电路与系统
47
§3.2.4TTL门电路及其扩展
集电极开路（OC）门
国标符号
曾用符号
A
B
Y
A
B
Y美标符号
外接
上拉电阻
数字电路与系统
48
集电极开路门
线与
CDABCDABYYY
21
Y
V’
CC
数字电路与系统
49
集电极开路门
OC门的用途
“线与”
•例如：LTPB总线网络上电操作，I2C总线，CAN总线等。
实现电平转换：VCC
V(1)
CC
用作驱动器
数字电路与系统
50
集电极开路门的上拉电阻
R
L
的选择
•当所有的OC门都截止时，输出v
O
应为高电平；
•如果：规定高电平≥V
OH（min）
•这时R
L
不能太大，如果R
L
太大，
则其上压降太大，输出高电平就
会太低。
V(1)
CC
-V
OH（min）=mI
IH
R
L（max）
IH
)min(OH
)1(
)maxL(
-
Im
VV
R
CC


m为与非门输入端数
T
5
截止，
电流忽略
粗略认为
数字电路与系统
51
•当OC门中至少有一个导通时，
输出V
O
应为低电平；
•考虑最坏情况，即只有一个
OC门导通；
•要求：当R
L
为最小值时要保证
输出电压为V
OL（max）
•这时R
L
不能太小，如果R
L
太小，
则灌入导通的那个OC门的负载
电流超过I
OL（max）
，超过T
5
管
能够承受的功耗指标。
R
L（min）
＜R
L
＜R
L（max）
当V(1)
CC=5V，R
L
一般选1k左右
m’为与非门的门数,或非门输入端数
IL
(min)L
OL(max)
CC
)1(
OL(max)
'Im
R
VV
I


ILOL(max)
OL(max)
CC
)1(
(min)L
'ImI
VV
R



数字电路与系统
52
§3.2.4TTL门电路及其扩展
TTL三态门（“TS门”）
普通门电路加控制电路
器件的“选通”与“使
能”
•enable~disable，
三态门的应用
总线（BUS）的分时应用
•有控制装置将电路接在或
断开（高阻）到总线上。
国标符号
曾用符号
美国符号
B
A
EN
数字电路与系统
53
§3.2.4TTL门电路及其扩展
三态门的应用（续）
单向总线双向总线
数字电路与系统
54
TTL三态输出门
正常工作状态
•当!EN输入为低时，V
P
为高，D截止，
与P端相连的T
1
的发射结也截止。
•三态门相当于一个正常的二输入端与
非门。
高阻态
当!EN输入为高时，V
P
=0.3V，这一
方面使D导通，V
C2
=1V，T
4
、D2
截止；
另一方面使V
B1
=1V，T
2
、T
5
也截止。
这时，从输出端看进去，对地和对电
源都呈现高阻，相当于开路。不使能时，
使两个输出级图腾管都截止
D2
1/14/2010
7
数字电路与系统
55
附录3-1：思考题
思考：在实现逻辑功能的前提下，什么样的
电路设计是“好”的？
1)对于输入信号，只“读取”电平信息，对信号
功率的索取小。俗称“输入电阻大”、“输入
隔离”。
2)对于输出信号，有一定带载能力，俗称“输出
电阻（内阻）小”。（注：电压模电路。）
3)工作中电路本身的消耗的功率小。
4)（扩展的性能要求）反应速度快。
数字电路与系统
56
附录3-1：思考——如何满足门电路的设计需求
针对逻辑门电路功能的要求
反相级实现逻辑功能。
性能：
1)输入级的隔离；
2)输出级有一定的带载能力；
3)低功耗：使电路在处理二值逻辑的时候，三极
管要么处于饱和状态，要么处于截止状态；
4)对于高速电路的性能需求。
这与低功耗的性能要求在一定程度上是矛盾的，需要
工程设计的权衡和新器件、新工艺的支持；
请参见附录3-2中的TTL门电路系列。
数字电路与系统
57
附录3-2：TTL门电路输入/输出级的改进
74系列又称标准TTL系列
中速TTL器件，平均传输延迟时间约为10ns，平均功耗约为每门10mW。
74H系列高速TTL系列
输出级采用达林顿结构；大幅降低电阻。通过减小电阻缩短电路中电容
冲放电时间，平均传输延迟时间为6ns，功耗约为每门22mW。
数字电路与系统
58
附录3-2（续）
74S系列肖特基TTL系列
•输出级采用达林顿结构；采用抗饱和三极管；采用有源泄放电路；延
迟时间缩短为3ns，功耗较大，约为每门19mW。
基极电流自
我调节作用
返回标准TTL
数字电路与系统
59
附录3-2（续）
74LS系列低功耗肖特基系列
输出级采用达林顿结构；
采用抗饱和三极管；
采用有源泄放电路；
输入端采用肖特基势垒二极
管来提高工作速度，
通过加大电阻降低电路的功
耗，
平均传输延迟时间为9ns，
平均功耗约为每门2mW。
输出低电平较高0.45V，
抗噪声容限略低
返回标准TTL
数字电路与系统
60
附录3-3：肖特基势垒二极管
SBD——SchottkyBarrierDiode
利用金属和半导体之间形成肖特基结的原理制造的二极管。肖特基结
指金属和半导体接触时，在半导体内形成的势垒。
通常，制造肖特基二级管的材料是半导体硅或砷化镓，金属是铅、金
或铂等。
特性
和PN结二级管相比，肖特基二级管导通时的正向电压降较低（典型值
为0.3伏），
但是，反向特性一般不如PN结二极管好。
由于肖特基结正向导通时没有非平衡载流子的储存效应，不积累电荷，
肖特基二极管能在很高的频率（例如微波波段）下工作。
数字电路与系统
61
PN结势垒？
附录3-4：三极管的发明
1939年莫特（N.F.Mott）和肖特基（W.Schottky）
各自独立地提出可以解释阻挡层整流的扩散理论。
然而，如果没有贝尔实验室有远见的集体攻关，晶
体管发明的历史也许会是另一个样子，信息时代的
到来也许要推迟若干年。
……
数字电路与系统
62
附录3-4：三极管的发明
1947年12月23日，37岁的美国物理学家肖克
莱和他的合作者（巴丁、布拉顿）在xx的
贝尔实验室向人们展示了{dy}个半导体电子
增幅器，即最初的晶体管。
数字电路与系统
63
附录3-4：三极管的发明
1947年BellLab
1/14/2010
8
数字电路与系统
64
附录3-5：思考
当TTL反相器输入端为高电平（3.4V）时，T1管的b-
e结处于什么样的工作状态？
当TTL电路高电平输出时，输出端空载，测得电平值
为何？
为什么当vI
=VIH
时，T2
一般“导通”，而T5
是“饱和”
呢？
为什么时vI
=VIL
，T4
一般是“导通”呢？
在转折区为什么T5
能够迅速饱和呢？
出于功耗的考虑，为什么限制iOH
，但i
OL
的{jd1}值比
前者高两个数量级，却不会造成功耗问题呢？这样
的设计为什么可以接受的呢？
数字电路与系统
65
课程信息
教师：新主楼
e-Mail:liqbuaa@ee.buaa.edu.cn
电话:
教辅