高速数字设计基本概念

发表于 2009/6/30 19:11:47

需要考虑的问题

从信号波形上看，高速数字设计需要考虑纵向和横向两个方面的问题：每个信号的质量、信号之间的相互时序。

每个信号的质量主要考虑三个方面的问题：信号完整性、电源完整性、串扰。

信号完整性问题是指高速情况下PCB走线不能再当成简单的直流电阻极小的连接电路的导体。PCB走线需要考虑对其它走线（包括其它信号和地）的电容和电感。PCB走线上传播的不再是简单的阶跃信号，而是像水中的波纹一样含有多种频率成分、来回反射衰减的正弦波的叠加。

电源完整性是指大量门电路的快速翻转会，在很短的时间内切换较大的电源电流。这就需要考虑电源的反应速率，也就是交流内阻的大小。

串扰其实在低速设计中也存在，但是通常很小不用考虑。在高速设计中却变得非常重要。

时钟频率加快每个周期内可利用的时间变得很有限，引起了信号之间的相互时序问题。

1.2 基本概念

高速数字设计中会经常用到一些名词，准确地把握它们的含义会有助于问题的理解。下面列出一些重要概念。{dy}次阅读了解一下，以后随时查阅。

下面这些概念除了1.2.4节以外都是通用的，不仅仅针对PCB的微带线和带状线结构，对于同轴电缆、双绞线也同样适用。

1.2.1 上升时间、带宽

上升时间：信号从高电平的10%上升到90%所经历的时间。也有规定20%-80%的，10%-90%的更常用。

带宽：对于信号来说是指需要考虑的{zg}的频率成分减去{zd1}的频率成分；对于仪器是指输入全频带的信号时有效的输出信号的{zg}频率成分减去{zd1}的频率成分，有效的含义是指振幅大于某一规定的值。一般情况下 (fH-fL)>> fL 或者 fL 接近于零，所以很多资料中直接用频率的上限 fH 代替 (fH-fL) 表示带宽，本文也将遵循这一规则。

1.2.2 集总系统、分布系统

集总系统：系统的参数不随在系统内部位置的不同而变化，每个点的参数都是一样的，只需要考虑某一点就行了。

分布系统：系统的参数随在系统内部位置的不同而不同，需要分别考虑所有的点。

1.2.3 传输线、阻抗可控

传输线：当作分布系统来考虑的导线，不忽略导线的电容和电感。分为理想传输线（无损传输线）和实际传输线（有损传输线）。

阻抗可控： 采用的适当的结构使传输线单位长度的阻抗随位置变化为一个常数，方便端接。例如：把PCB走线设计成微带线结构和带状线结构，把互联导线设计成同轴电缆和双绞线结构。

1.2.4 微带线、带状线、桩线（T形线）、参考平面、点对点布线

微带线：如图1，是一种阻抗可控的传输线。强调只有一个参考平面。

图1 微带线

带状线：如图2，是一种阻抗可控的传输线。强调有上下两个参考平面。

图2 带状线

桩线：PCB走线中较短的分支，一般用来连接器件的引脚。

参考平面：指贴近信号层的电源层或地层，为信号提供低阻抗（主要是指低感抗）的回流路径。

点对点布线：一个驱动器连接一个接收器的走线结构。

1.2.5 电阻、电抗、阻抗

电阻：导体对电流（包括传导电流和位移电流）的不引起相位变化的阻碍效应。简单的说就是如果加载导体两端的电压是，流过导体的电流是，如果a=b，那么就存在一个叫电阻的量，用 u / i 表示，等于直流电阻加上交流电阻。当频率较高时由于肤集效应的影响交流电阻的影响会变得比较大。

电抗：导体对电流（包括传导电流和位移电流）的引起相位发生90度变化的阻碍效应。是针对电容和电感的定义，分别定义为 和 ，负数表示相位超前90度，正数表示相位滞后90度。

阻抗：电阻与电抗的组合。准确的定义是复阻抗 Z="R"+X*j，X表示电抗，j 就是数学中的虚数单位。有时为了简单用一个实数表示，就是复阻抗的模。复阻抗比较全面的反应了导体对电流的阻碍效应。

1.2.6 端接、阻抗匹配

端接：在传输线的源端串联特定阻抗的元件或者在终端并联特定阻抗的元件。

阻抗匹配：使阻抗连续的过程就叫做阻抗匹配，手段就是端接。端接的合适阻抗就匹配，端接的不合适阻抗就不匹配。

1.2.7 互容串扰、互感串扰、远端串扰、近端串扰

互容串扰：由于干扰源电压的变化引起的串扰。无论是远端串扰还是近端串扰振幅始终与干扰源同向，可用图3的模型表示。就像两条走线之间均匀并联了很多小电容一样。

图3互容串扰模型

图4互容串扰波形

互感串扰：由于干扰源电流的变化引起的串扰。远端串扰与干扰源反向，近端串扰振幅与干扰源同向，可用图4的模型表示。就像变压器的初级线圈和次级线圈相互耦合一样。

图5互感串扰模型

图6互感串扰波形

信号的每一点都会发生串扰，所有点串扰的叠加就是测量到的结果。串扰的效果形象的说就是一个向前传播的小尖峰。每一点的串扰都会向源端和终端两个方向传播。

远端串扰：相对于干扰源，向终端传播的串扰就是远端串扰。

近端串扰：相对于干扰源，向源端传播的串扰就是近端串扰。

图7 远端串扰与近端串扰

1.2.8 地弹、轨道塌陷、去耦

地弹：信号返回路径中的电感上的电压波动，电感是指走线的电感不是指线圈。一般经常分析芯片的地弹，因为芯片接地引脚的电感影响较大。电源引脚也存在同样的现象。

轨道塌陷：指由于地弹引起的电源电压和地的波动。不要被“塌陷”二字误导，包括向高和低两个方向的波动。

去耦：常用“耦合”来泛指两个信号的相互影响。去耦的字面意思就是减小耦合，此处主要指减小通过使电源和地产生轨道塌陷而产生的相互影响，通常的手段就是在电源和地之间并联电容。

1.2.9 RLC模型、谐振频率

RLC模型：把真实的元器件用理想电阻、电容、电感的组合来代替。是分析无源器件频率响应常用的模型。

常见的RLC模型有RLC串联模型和RLC并联模型。

图5是电容的RLC串联模型。

图5 RLC串联模型

谐振频率：RLC模型的响应随频率的变化存在极值，极值对应的频率就是谐振频率。在这一频率上RLC模型的阻抗最小，电抗为零。

对于RLC串联模型来说，近似有：

电阻越大Ｑ值越小，电感越大Ｑ值越大，电容越大Ｑ值越小。

1.2.10 RLC模型的Q值

RLC模型的Q值：，反映了一个周期内能量衰减的快慢。

1.2.11 上升时间与带宽

处理数字信号最重要的两个参数就是上升时间和带宽。很多系统的设计规则都是依据这两个参数制定出的。上升时间越短处理起来难度越大。怎么确定系统的上升时间呢？这需要看系统中用到的关键芯片，它们的数据手册中会给出这些参数。

找出系统的最小上升时间，这就是我们首先要做的。

有时也会提到带宽的概念，这在信号的测量中经常用到。考虑典型的情况：时钟信号。

如果提到信号的带宽，就是把信号进行傅立叶分析，我需要考虑的{zd0}和最小的频率成分。我们只要考虑这个范围以内的成分就够了，其它成分忽略，这个精度对我们来说足够了。一般处理低频非常容易，所以不用考虑，提到带宽时常用{zd0}频率成分来代替。此处的带宽选择5倍的时钟频率（用三角级数展开，取前5次谐波）。如果不是时钟信号，就把信号波形分成一小段一小段的，找出变化最快的一段的频率。

如果提到仪器，就是要看输入带宽是不是大于信号的带宽，这是准确测量的条件。如果直接给出仪器的带宽比较一下就可以了。如果给出的是仪器的输入上升时间，可以根据下面的公式换算以后再比较。

也可以比较上升时间，要求仪器的上升时间小于信号的上升时间。

也有更准确的测量方法。对于用示波器测试信号这种情况，信号的上升时间、示波器的上升时间和测量到的上升时间满足下面的关系：

所以不用上升时间是否满足，测量完带入上式直接计算出信号的上升时间就可以了。而且这样做更加准确。

1.2.12 集总系统与分布系统

从时间上看数字信号需要一定的时间来完成电平的变化。同样源端电平的变化要反映到终端也需要一定的时间，在段时间里信号以类似于水波的形式向前传播、反射。这就存在一个类似于波长的参数，叫做上升沿长度。

如果系统中走线的长度<上升沿长度/N，那么就可以当作集总系统来处理。这通常意味着PCB设计的大大简化，甚至高速信号可以没有端接、不需要采用阻抗可控的微带线、带状线结构。

集总系统的信号质量还要看等效RLC电路的Q值。Q值低于0.5时信号质量较好；Q值大于0.5时就要采取相应的措施减小Q值，可以通过增加串联电阻的方式减小Q值。是否存在信号质量问题还要看工作频率是否接近谐振频率，Q值大于0.5只是说明存在隐患。

如果系统中走线的长度>上升沿长度/N，那么就要当作分布系统来处理。这通常意味着PCB设计的复杂化，高速信号必须端接，为了方便端接必须要采用阻抗可控的微带线、带状线结构。

N的取值不是固定的。对于PCB走线取 6~4，信号质量要求严格时取6，要求不严格时可以取到4；对于互联电缆可以取 6~3。

是分布系统还是集总系统就是高速数字系统是否需要特殊处理的判别依据，它比频率的{jd1}高低更有意义。最典型的例子就是电话线和PCI插卡。电话线的信号频率有多高，我们不能准确地说出是多少，可是至少不会高于PCI总线的33MHz时钟吧。可是电话线需要进行600ohm的端接；而我们常见的PCI接口网卡却是简单的两层PCB板，连阻抗可控的微带线、带状线都没有采用。

1.2.13 阻抗可控与端接

如果系统必须当作分布系统来设计，那么就要考虑高速信号的端接。要端接就需要知道PCB走线的特征阻抗，所以我们要采用阻抗可控的微带线、带状线结构。通常这意味着需要采用至少4层的PCB结构，因为每一个信号层都需要至少一个参考平面。特征阻抗取决于走线的宽度和到参考平面的距离的比值。这就是多层PCB结构的主要设计依据。

当然也存在比较特殊情况。比如可以用廉价的两层的PCB设计一个高速信号试验系统。设计成微带线，一层是信号层，另外一层是参考平面。板的厚度就是到参考平面的距离，可以采用1.0mm（相当于39mil左右）厚度的。如果要设计成50ohm的特征阻抗就需要大约2mm宽的走线。在实际应用中2mm宽的传输线线是无法接受的。

端接是目的就是要xx反射，保证信号质量、实现信号完整性。有时端接电阻还有衰减反射（注意不是xx反射）和提高信号幅度的作用。

1.3 噪声

影响高速信号的设计规则的另一个重要因素就是噪声。主要考虑的噪声来源包括互容串扰、互感串扰。必要的措施有隔离，满足3W原则，差分走线等。这就是高速数字系统严格控制走线间距、精心设计参考平面的主要原因。

1.4 电源完整性

影响高速信号的设计规则的第三个重要因素就是电源完整性。电源完整性主要是指轨道塌陷和电源高频噪声去耦。其中电源高频噪声去耦是像DSP、FPGA这类高速IC经常出问题的地方。

1.5 问题1的答案

问题（1）.假设需要设计一块PCB，从布线资源方面考虑的话两层板就够了。那么我们是采用两层还是多层，如何作出判断，理由又是什么？

答案：首先找出系统信号中最快的上升时间。查找PCB的单位长度走线延时数据，估算出最短的上升沿长度，计算公式如下：

上升沿长度 = 上升时间/单位长度走线延时

两层板与多层板不同，先针对两层板计算一次。估算信号的最长走线，可以进行一次PCB预布局。如果{zd0}走线的长度<最短上升沿长度/N，那么可以选择两层的PCB板，不需要考虑信号的端接。如果{zd0}走线的长度>最短上升沿长度/N，那么选择至少4层的PCB板，并且需要通过对信号的端接来保证信号完整性。