2009年02月26日

　　．引言

　　印制线路板（PCB）是电子产品中电路元件和器件的支撑件，它提供电路元件和器件之间的电气连接，它是各种电子设备最基本的组成部分，它的性能直接关系到电子设备品质的好坏。随著资讯化社会的发展，各种电子产品经常在一起工作，它们之间的干扰越来越严重，所以，电磁相容问题也就成为一个电子系统能否正常工作的关键。同样，随著电於技术的发展，PCB的密度越来越高，PCB设计的好坏对电路的干扰及抗干扰能力影响很大。要使电子电路获得{zj0}性能，除了元器件的选择和电路设计之外，良好的PCB布线在电磁相容性中也是一个非常重要的因素。

　　既然PCB是系统的固有成分，在PCB布线中增强电磁相容性不会给产品的最终完成带来附加费用。但是，在印制线路板设计中，产品设计师往往只注重提高密度，减小占用空间，制作简单，或追求美观，布局均匀，忽视了线路布局对电磁相容性的影响，使大量的信号辐射到空间形成骚扰。一个拙劣的PCB布线能导致更多的电磁相容问题，而不是xx这些问题。在很多例子中，就算加上滤波器和元器件也不能解决这些问题。到{zh1}，不得不对整个板子重新布线。因此，在开始时养成良好的PCB布线习惯是最省钱的办法。

　　有一点需要注意，PCB布线没有严格的规定，也没有能覆盖所有PCB布线的专门的规则。大多数PCB布线受限於线路板的大小和覆铜板的层数。一些布线技术可以应用於一种电路，却不能用於另外一种，这便主要依赖于布线工程师的经验。然而还是有一些普遍的规则存在，下面将对其进行探讨。

　　为了设计品质好、造价低的PCB，应遵循以下一般原则：

　　首先，要考虑PCB尺寸大小。PCB尺寸过大时，印制线条长，阻抗增加，抗杂讯能力下降，成本也增加；过小，则散热不好，且邻近线条易受干扰。在确定PCB尺寸后．再确定特殊元件的位置。{zh1}，根据电路的功能单元，对电路的全部元器件进行布局。

　　电子设备中数位电路、类比电路以及电源电路的元件布局和布线其特点各不相同，它们产生的干扰以及抑制干扰的方法不相同。此外高频、低频电路由於频率不同，其干扰以及抑制干扰的方法也不相同。所以在元件布局时，应该将数位电路、类比电路以及电源电路分别放置，将高频电路与低频电路分开。有条件的应使之各自隔离或单独做成一块电路板。此外，布局中还应特别注意强、弱信号的器件分布及信号传输方向途径等问题。

　　在印制板布置高速、中速和低速逻辑电路时，应按照图－①的方式排列元器件。

　　在元器件布置方面与其他逻辑电路一样，应把相互有关的器件尽量放得靠近些，这样可以获得较好的抗杂讯效果。元件在印刷线路板上排列的位置要充分考虑抗电磁干扰问题。原则之一是各部件之间的引线要尽量短。在布局上，要把类比信号部分，高速数位电路部分，噪音源部分（如继电器，大电流开关等）这三部分合理地分开，使相互间的信号耦合为最小。如图－②所示。

　　时钟发生器、晶振和CPU的时钟输入端都易产生杂讯，要相互靠近些。易产生杂讯的器件、小电流电路、大电流电路等应尽量远离逻辑电路。如有可能，应另做电路板，这一点十分重要。

　　2.1 在确定特殊元件的位置时要遵守以下原则：

　　(1) 尽可能缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰。易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。

　　(2) 某些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，以免放电引出意外短路。带高电压的元器件应尽量布置在调试时手不易触及的地方。

　　(3) 重量超过15g的元器件、应当用支架加以固定，然后焊接。那些又大又重、发热量多的元器件，不宜装在印制板上，而应装在整机的机箱底板上，且应考虑散热问题。热敏元件应远离发热元件。

　　(4) 对於电位器、可调电感线圈、可变电容器、微动开关等可调元件的布局应考虑整机的结构要求。若是机内调节，应放在印制板上方便於调节的地方；若是机外调节，其位置要与调节旋钮在机箱面板上的位置相适应。

　　(5) 应留出印制板定位孔及固定支架所占用的位置。

　　2.2 根据电路的功能单元对电路的全部元器件进行布局时，要符合以下原则：

　　(1) 按照电路的流程安排各个功能电路单元的位置，使布局便於信号流通，并使信号尽可能保持一致的方向。

　　(2) 以每个功能电路的核心元件为中心，围绕它来进行布局。元器件应均匀、整齐、紧凑地排列在PCB上，尽量减少和缩短各元器件之间的引线和连接。

　　(3) 在高频下工作的电路，要考虑元器件之间的分布参数。一般电路应尽可能使元器件平行排列。这样，不但美观，而且装焊容易，易於批量生产。

　　(4) 位於电路板边缘的元器件，离电路板边缘一般不小於2mm。电路板的{zj0}形状为矩形。长宽比为3:2或4:3。电路板面尺寸大於200×150mm时．应考虑电路板所受的机械强度。

　　2.3 PCB元器件通用布局要求：

　　电路元件和信号通路的布局必须{zd0}限度地减少无用信号的相互耦合：

　　(1) 低电子信号通道不能靠近高电平信号通道和无滤波的电源线，包括能产生瞬态过程的电路。

　　(2) 将低电平的类比电路和数位电路分开，避免类比电路、数位电路和电源公共回线产生公共阻抗耦合。

　　(3) 高、中、低速逻辑电路在PCB上要用不同区域。

　　(4) 安排电路时要使得信号线长度最小。

　　(5) 保证相邻板之间、同一板相邻层面之间、同一层面相邻布线之间不能有过长的平行信号线。

　　(6) 电磁干扰（EMI）滤波器要尽可能靠近EMI源，并放在同一块线路板上。

　　(7) DC/DC变换器、开关元件和整流器应尽可能靠近变压器放置，以使其导线长度最小。

　　(8) 尽可能靠近整流二极体放置调压元件和滤波电容器。

　　(9) 印制板按频率和电流开关特性分区，杂讯元件与非杂讯元件要距离再远一些。

　　(10) 对杂讯敏感的布线不要与大电流，高速开关线平行。

　　．PCB布线

　　3.1 印刷线路板与元器件的高频特性：

　　一个PCB的构成是在垂直叠层上使用了一系列的层压、走线和预浸处理的多层结构。在多层PCB中，设计者为了方便调试，会把信号线布在最外层。

　　PCB上的布线是有阻抗、电容和电感特性的。

　　阻抗：布线的阻抗是由铜和横切面面积的重量决定的。例如，盎司铜则有0.49mΩ／单位面积的阻抗。

　　电容：布线的电容是由绝缘体（EoEr）电流到达的范围（）以及走线间距（）决定的。

　　用等式表达为＝EoErA/h，Eo是自由空间的介电常数（8.854pF/m），Er是PCB基体的相关介电常数（在FR4碾压板中该值为4.7）

　　电感：布线的电感平均分布在布线中，大约为1nH/mm。

　　对於盎司铜线来说，在0.25mm（10mil）厚的FR4碾压板上，位於地线层上方的0.5mm（20mil）宽、20mm（800mil）长的线能产生9.8mΩ的阻抗，20nH的电感以及与地之间1.66pF的耦合电容。

　　在高频情况下，印刷线路板上的走线、过孔、电阻、电容、接插件的分布电感与电容等不可忽略。电容的分布电感不可忽略，电感的分布电容不可忽略。电阻会产生对高频信号的反射和吸收。走线的分布电容也会起作用。当走线长度大於杂讯频率相应波长的1/20时，就产生天线效应，杂讯通过走线向外发射。

　　印刷线路板的过孔大约引起0.5pF的电容。一个积体电路本身的封装材料引入2~6pF电容。一个线路板上的接插件，有520nH的分布电感。一个双列直插的24引脚积体电路插座，引入4~18nH的分布电感。

　　这些小的分布参数对於运行在较低频率下的微控制器系统是可以忽略不计的；而对於高速系统必须予以特别注意。

　　下面便是避免PCB布线分布参数影响而应该遵循的一般要求：

　　(1) 增大走线的间距以减少电容耦合的串扰；

　　(2) 平行地布电源线和地线以使PCB电容达到{zj0}；

　　(3) 将敏感的高频线布在远离高杂讯电源线的地方以减少相互之间的耦合；

　　(4) 加宽电源线和地线以减少电源线和地线的阻抗。

　　3.2 分割：

　　分割是指用物理上的分割来减少不同类型线之间的耦合，尤其是通过电源线和地线的耦合。

　　图给出了用分割技术将个不同类型的电路分割开的例子。在地线面，非金属的沟用来隔离四个地线面。和作为板子上的每一部分的筛检程式，减少不同电路电源面间的耦合。高速数位电路由於其更高的暂态功率需求而要求放在靠近电源入口处。介面电路可能会需要抗静电放电（ESD）和暂态抑制的器件或电路来提高其电磁抗扰性，应独立分割区域。对於和来说，{zh0}不同分割区域使用各自的和，而不是用一个大的和，因为这样它便可以为不同的电路提供不同的滤波特性。 不管是对多层PCB的基准接地层还是单层PCB的地线，电流的路径总是从负载回到电源。返回通路的阻抗越低，PCB的电磁相容性能越好。由於流动在负载和电源之间的射频电流的影响，长的返回通路将在彼此之间产生射频耦合，因此返回通路应当尽可能的短，环路区域应当尽可能的小。

　　3.4 布线分离：

　　布线分离的作用是将PCB同一层内相邻线路之间的串扰和杂讯耦合最小化。

　　所有的信号（时钟，视频，音频，重定等等）线上与线、边沿到边沿间应在空间上远离。为了进一步的减小电磁耦合，将基准地布放在关键信号附近或之间以隔离其他信号线上产生的或信号线相互之间产生的耦合杂讯。

　　3.5 电源线设计：

　　根据印制线路板电流的大小，尽量加粗电源线宽度，减少环路电阻。同时、使电源线、地线的走向和资料传递的方向一致，这样有助於增强抗杂讯能力。

　　3.6 抑制反射干扰与终端匹配: 为了抑制出现在印制线终端的反射干扰，除了特殊需要之外，应尽可能缩短印制线的长度和采用慢速电路。必要时可加终端匹配。终端匹配方法比较多，常见终端匹配方法见图所示。根据经验，对一般速度较快的TTL电路，其印制线条长於10cm以上时就应采用终端匹配措施。匹配电阻的阻值应根据积体电路的输出驱动电流及吸收电流的{zd0}值来决定。时钟信号较多采用串联匹配，见图所示。

　　3.7 保护与分流线路：

　　在时钟电路中，局部去耦电容对於减少沿著电源干线的杂讯传播有著非常重要的作用。但是时钟线同样需要保护以免受其他电磁干扰源的干扰，否则，受扰时钟信号将在电路的其他地方引起问题。

　　设置分流和保护线路是对关键信号（比如：对在一个充满杂讯的环境中的系统时钟信号）进行隔离和保护的非常有效的方法。PCB内的分流或者保护线路是沿著关键信号的线路两边布放隔离保护线。保护线路不仅隔离了由其他信号线上产生的耦合磁通，而且也将关键信号从与其他信号线的耦合中隔离开来。

　　分流线路和保护线路之间的不同之处在於分流线路不必两端端接（与地连接），但是保护线路的两端都必须连接到地。为了进一步的减少耦合，多层PCB中的保护线路可以每隔一段就加上到地的通路。

　　3.8 局部电源和IC间的去耦：

　　在直流电源回路中，负载的变化会引起电源杂讯。例如在数位电路中，当电路从一个状态转换为另一种状态时，就会在电源线上产生一个很大的尖峰电流，形成瞬变的杂讯电压。局部去耦能够减少沿著电源干线的杂讯传播。连接著电源输入口与PCB之间的大容量旁路电容起著一个低频骚扰滤波器的作用，同时作为一个电能贮存器以满足突发的功率需求。此外，在每个IC的电源和地之间都应当有去耦电容，这些去耦电容应该尽可能的接近IC引脚，这将有助於滤除IC的开关杂讯。

　　配置去耦电容可以抑制因负载变化而产生的杂讯，是印制线路板的可靠性设计的一种常规做法，配置原则如下：

　　(1) 电源输入端跨接10~100μF的电解电容器。如有可能，接100μF以上的更好。

　　(2) 原则上每个积体电路晶片都应布置一个0.01μF的瓷片电容，如遇印制板空隙不够，可每4~8个晶片布置一个1~10μF的钽电容。这种器件的高频阻抗特别小，在500kHz～20MHz范围内阻抗小於1Ω，而且漏电流很小（0.5μA以下）。{zh0}不用电解电容，电解电容是两层溥膜卷起来的，这种结构在高频时表现为电感。

　　(3) 对於抗噪能力弱、关断时电源变化大的器件，如RAM、ROM记忆体件，应在晶片的电源线和地线之间直接接入高频退耦电容。

　　(4) 电容引线不能太长，尤其是高频旁路电容不能有引线。

　　去耦电容值的选取并不严格，可按C=1/f计算：即10MHz取0.1μF。对微控制器构成的系统，取0.1~0.01μF之间都可以。好的高频去耦电容可以去除高到1GHz的高频成份。陶瓷片电容或多层陶瓷电容的高频特性较好。

　　此外，还应注意以下两点：

　　(1) 在印制板中有接触器、继电器、按钮等元件时．操作它们时均会产生较大火花放电，必须采用RC吸收电路来吸收放电电流。一般取1~2kΩ，取2.2~4.7μF。

　　(2) CMOS的输入阻抗很高，且易受感应，因此在使用时对不用端要通过电阻接地或接正电源。