今天，可帮助工程师形象地观察RF模块性能的RF设计工具正受益于以下两大发展趋势：一是无线功能在所有电子设备上的流行，二是能够仿真更大型电路性能的功能更强大计算平台的出现。

尽管RF工具开发商最近在美国加州阿纳海姆市举行的第42届设计自动化会议和在纽约长滩举行的IEEE MTT-S 2005国际微波会议上推出了不少新产品，但他们仍有一些有待克服的障碍。{zd0}的问题是确保CMOS制造用器件模型的精度。许多工作于2GHz或3GHz的此类模型目前还没有得到完整的表征。

尽管多种调制方案带来了一定的复杂性，但RF工具已经非常精通于如何在架构级仿真系统行为。通过对这些模块的参数化性能进行某些假设，RF工具可以非常清晰地显示由功放产生的谐波或混频器振荡器组合的中心频率。但在那些需要设计师利用硅芯片进行验证的地方，RF工具则会链接到其它一些平台和工具，它们装载了代工厂的模型库并专门用于IC设计和版图设计。

安捷伦科技的EEsof产品部、Ansoft和Applied Wave Research(AWR)公司已经发展出了两种类型的RF设计平台。一种平台专门用于设计对尺寸敏感的微波与毫米波IC和RF模块，而另一种平台则包含经常会与Cadence设计系统公司的平台工具链接的RF IC设计工具。

根据Gartner Dataquest的评估，安捷伦EEsof是全球第五大EDA工具供应商。该公司在RF设计领域居于xx，占有71%的市场份额。其工具包括用于RF IC设计的RF设计环境，以及微波设计师调整RF晶体管和版图敏感模块的先进设计系统(ADS)。最近，安捷伦EEsof还与加州大学联合，为该产品线新增了针对砷化镓和磷化铟材料的异质结双极晶体管模型。

但模型库仍是一个主要的挑战。工具供应商必须创建和维护支持RF标准(甚至是新标准)的模型库，这些库还应包括测试与验证套件，它们用于确认一个系统是否符合标准。

最棘手的难题是对采用特定制作工艺的实际器件建模。“这使得设计师必须依赖于从芯片代工厂和砷化镓(GaAs)工艺供应商那里获得的工艺设计套件(PDK)。”安捷伦公司产品行销经理Joe Civello指出。

目前市面上有大量的工具可以帮助设计师创建这些模型。安捷伦的先进模型生成器(Advanced Model Composer)内置Verilog-A编译器，可以与ADS和RF设计环境一起使用。设计师可以使用自行开发的模型，xx调整电路直至符合标准要求，Civello表示。

时域还是频域？

根据Dataquest的调查，Ansoft公司拥有RF EDA工具市场11%的份额。该公司在电磁仿真领域表现出众，电磁仿真可以实现天线或印刷电路板上走线的RF辐射模式的可视化。

与安捷伦公司一样，Ansoft公司也在向RF IC设计转型，以及与Cadence设计平台的集成。Cadence公司用于时域分析的SpectreRF工具特别适合于瞬时幅度分析，Ansoft业务开发总监Larry Williams表示。但是谐波失真、相位噪声或第三阶截距点等射频现象都需要在频域中进行计算，因此设计师需要一个既能进行时域分析又能进行频域分析的仿真器。在最近举行的设计自动化会议上，Ansoft展示了{zx1}版本的Nexxim工具，它能够与Cadence平台实现全面整合。Williams介绍道。

涉足该领域的还有AWR公司。将RF收发器模块与其它CMOS工艺组件集成的压力正在促使AWR公司的RF工具开发向全功能的IC设计方向发展，AWR公司行销总监Tom Quan表示。

就像安捷伦的工具那样，AWR所提供的工具产品分成Microwave office suite和Analog Office，前者主要针对传统微波晶体管，后者主要针对RF IC设计。后者也可链接到Cadence的Virtuoso IC设计平台。

Microwave Office和Analog Office都依赖于模型的可用性。对于RF IC来说，设计师可以依赖于经代工厂完整表征的PDK。但RF IC设计将越来越多地使用0.18um和0.13um CMOS工艺，而这些工艺通常还没有针对RF工作进行完整的表征，Quan指出。

AWR工具可以为当前的许多器件建模，并能提供相应的测试架构。因此设计师可以利用Analog Office完整地仿真最坏情况，Quan说。

其它途径

虽然定制硅片一直以来都是Eagleware-Elanix公司的目标，但其软件工具也提供FPGA和DSP编程实现指南。

该公司{zx1}版的Genesys工具通过扩展综合模型库而进一步增强了系统模块的开发能力。以混频器综合模块为例，它允许用户利用各种拓扑结构作为起点来显现各种混频器的配置行为。功放综合模块同样也能促进线性低噪声RF放大器的设计。

xPedion设计系统公司行销总监Pete Johnson也将RF IC集成看作是许多业务的驱动力。Johnson表示，xPedion并没有在传统的微波市场上与安捷伦EEsof展开竞争，但是如果从事RF CMOS和硅锗工作时，设计师需要xx伴随低压操作一同发生的漏电流和噪声。他们通常进行超标设计以确保硅片的一次通过，以此弥补一个收发器所需的6到1万个较低性能的晶体管开销。

为RF CMOS器件建立的模型质量并非那么xx，Johnson表示。据他推测，部分是代工厂的问题。但这也意味着一个RF芯片在最终设计者能够使用之前需要5到6次设计反复。有时虽然器件似乎能够正常工作，但可能仍存在良品率低下的问题，当采用较新技术时这一风险往往更大。

为了推进RF设计方法的“{zj0}实践”，应该借助Cadence的Spectre RF这样的仿真器提供的时域分析功能弥补谐波平衡仿真的不足，Johnson表示。“那样，你就可以验证整个射频的操作。”他说。

执行全芯片的蒙特卡洛仿真也是比较好的一种方法。“如果能在良品率上提高几个百分点，那么在大批量生产时意味着数百万美元的利润提升。”Johnson指出。从时域仿真器提取的观察可以帮助工程师形象地观察电路中的寄生参数。“但在RF领域，”Johnson强调，“无线信号非常敏感，你不可能仅靠快速Spice就实现芯片的出带。”