除了元器件选择和电路设计,好的印刷电路板的Layout 技术也是EMC 性能的重要影
响因素之一。因为PCB 是系统中固有的一部分,所以通过PCB layout 技术来改进EMC
性能对最终产品不会增加任何额外的费用。
应当注意,对于PCB Layout 来讲没有什么{jd1}和严格的规则。没有任何一个规则可
以包含整个PCB Layout。大多数的PCB Layout 受板子的尺寸和板子的层数限制。某些
Layout 技术可能用在某种电路中,而在其它Layout 中不用。 许多时候这取决于PCB
Layout 工程师的经验。
不过这里也有一些一般的规则,将在下面的章节中讨论。这些规则应当被当作一般的指
导。应当记住拙劣的PCB Layout 可以产生更多的EMC 问题,所以优良的PCB Layout
比拙劣的PCB Layout 出现问题而去改善它要好很多,而且,在很多情况下,增加滤波器
和元器件并不能解决由拙劣的PCB Layout 所带来的EMC 问题,到{zh1},可能需要重新
做板子的Layout。 因此,一开始就做好PCB Layout 是节省花费的{zh0}办法。
(1) PCB 的基本特性:在垂直方向的叠层看,PCB 由一系列的层压板,走线和预浸材料组
成。在多层PCB 中,为了方便调试,大多数设计者将走线层放在最外层。
在PCB 上的走线有阻抗,电容和电感特性。
阻抗:走线的阻抗是由铜的重量和横切面面积决定。举例来说,1 盎司的铜有
0.49m 欧姆/单位面积的阻抗。
电容:走线的电容值是由绝缘体(EoEr),覆盖面积A, 和走线之间的距离h
决定。公式是 C = EoEr * A/h , 其中Eo 是自由空间的介电常数
(8.854pf/m),Er 是在PCB 衬底的相对介电常数(在FR4(应当是环氧树
脂层)层为4.7 )。
电感:走线的电感均匀地分布在走线中,大约 1nH/m 。
对于1 盎司的铜走线,在0.25mm(10mil)厚度的FR4 层板的基础上, 在地线层
上的0.5m(20mil)的宽度和20mm(800mil)的走线将具有9.8m 欧姆的电阻, 20nH
的电感和1.66pf 耦合到地的电容。将这些值同器件的寄生特性相比是微不足道的,但是所
有走线的总值可能会超过器件的寄生特性值,所以设计者应当将这种情况考虑进去。
下面是PCB Layout 的一些一般指导:
增加走线之间的距离来减小电容耦合的串扰。
将电源和地平行布置来{zd0}化 PCB 的电容。
将敏感及高频的走线尽量远离高干扰的电源走线。
加宽电源和地的走线来减小电源线和地线之间的阻抗。
(2) 分割:分割是使用物理分割技术来减小不同类型电路之间的耦合,特别是电源走线和地
线之间的耦合。图19 演示了一个分割4 种不同电路的例子。在地线面,非金属的沟道隔离
了4 个地线面。电感和电容为各个部分的板子提供了滤波的作用,同时减少了不同电路的
电源走线之间的耦合。高速数字电路布置在靠近电源入口的地方,是因为它们对电源有很高
的瞬态要求。接口电路可能需要ESD 防护和瞬变抑制电路或电路。对于电感和电容来讲,
{zh0}使用不同的电感电容值来代替仅使用一个大电感和大电容,因为这样对于不同的电路可
以提供不同的滤波特性。
(3) 局部电源和IC 的去耦:局部的去耦可以减少沿电源线传播的干扰。在电源到PCB 入口
的地方加上大的旁路电容会对低频的纹波起到滤波的作用,还有对突然的电源需要起到储能
的作用。另外,在每个IC 的电源和地之间应当加上去耦电容,而且尽可能的放在靠近IC
管脚的地方,这样有助于滤掉从IC 出来的开关噪声。
(4) 基准面的射频电流:不管对多层PCB 的参考地层来说,还是对单面板的地走线来讲,
电流的回路总是从负载回到电源。PCB 的回路阻抗越低,它的EMC 性能越好。因为从负
载到电源的射频电流的影响,长的回路会相互产生互耦。因此,回路的长度越短,回路的面
积越小越好。
(5) 走线分离:走线分离是为了减小同一层PCB 上临近走线的串扰和干扰耦合(通过磁通
量耦合)。3W 规则表述了所有的信号走线必须分开的距离规则,边到边的分离如图20 所
示。为了减小磁耦合,在临界信号旁边布置基准地来隔离耦合到这些信号线的其它干扰。
(译者注:对于干扰敏感的信号线,例如时钟线,RESET 线,IRQ 线,音视频线,最
好应用3W 规则)
(6) 保护和分流走线:在时钟电路中,本地去耦电容对于沿着电源线传播的干扰滤除是很有
效的。但是时钟线也应当需要一些防护来避免其他EMI 源的干扰。否则受到干扰的时钟信
号会在电路其他地方引起问题。
在一个干扰系统中,隔离和保护象时钟走线这样的关键信号走线,使用分流走线和保护
走线是十分有效的方法之一。在图21 中,分流走线和保护走线沿着在PCB 上关键信号走
线方向布置。保护走线不仅隔离了从其他信号线的磁通量耦合,也防止关键信号耦合到其他
信号走线上。
分流走线和保护走线的区别是,分流走线不需要端接(接到地),而保护走线必须在两
端接地。为了进一步的减少耦合,在多层PCB 中可以在保护走线上每隔一段距离就增加一
些到地的过孔。
(7)接地技术:接地技术不仅用在多层板中,也用在单面板中。 接地技术的目的是使接地阻
抗最小化,从而减小从电路返回到电源的接地回路的电势。
(7.1) 单面板PCB 的地线: 在单面板中,地线应当尽可能的宽,最小为1.5mm
(60mil)。由于星形布线无法在单面板上实现,对于跳线的使用和地线宽度的调整应当保
持最少,因为这会引起走线阻抗和感应系数的变化。
(7.2) 双面板PCB 的地线: 在双面板上,对于数字电路来说,{zh0}采用网状/矩阵状的
地线布置,因为这种配置可以减小接地阻抗,接地回路和信号环路。同单面板一样,双面板
的电源和地线的最小宽度应为1.5mm(60mil)。另外一种方法是将双面板的一面做为地
线,另外一面放置电源和信号线,用这种方法可以进一步的减小接地阻抗和接地回路,而且
可以将去耦电容尽可能的靠近IC 放置。
(7.3) 保护环:保护环也是接地技术之一,它可以有效的将干扰噪音(例如射频电流)
屏蔽在保护环之外,因为在通常工作中,没有电流从保护环中流过。见图22.
(7.4) PCB 电容:在多层PCB 板中,在电源层和地线层会产生一个PCB 电容。在单层
板中, 假如说电源线和地线是平行走线,那么也会有这种电容效应。这个电容的好处是它
有很高的频率响应和很低的串行电感,它均匀的分布在整个平面和走线中。十分有意义的是,
它是一个均匀分布在整个板子中的去耦电容,没有任何一个分立元件有这个特性。