打码就是在封装模块的顶表面印上去不掉的、字迹清楚的字母和标识，包括制造商的信息、国家、器件代码等，主要是为了识别并可跟踪。打码的方法有多种，其中最常用的是印码（print）方法。它又包括油墨印码(ink marking)和激光印码(laser marking)二种。使用油墨来打码，工艺过程有点象敲橡皮图章，因为一般确实是用橡胶来刻制打码所用的标识。油墨通常是高分子化合物，常常是基于环氧或酚醛的聚合物，需要进行热固化，或使用紫外光固化。使用油墨打码，主要是对模块表面要求比较高，若模块表面有沾污现象，油墨就不易印上去。另外，油墨比较容易被擦去。有时，为了节省生产时间和操作步骤，在模块成型之后首先进行打码，然后将模块进行后固化，这样，塑封料和油墨可以同时固化。此时，特别要注意在后续工序中不要接触模块表面，以免损坏模块表面的印码。粗糙表面有助于加强油墨的粘结性。激光印码是利用激光技术在模块表面刻写标识。激光源常常是CO2或Nd:YAG。与油墨印码相比，激光印码{zd0}的优点是不易被擦去，而且，它也不涉及油墨的质量问题，对模块表面的要求相对较低，不需要后固化工序。激光印码的缺点是它的字迹较淡，即，与没有打码的背底之间衬度差别不如油墨打码那样明显。当然，可以通过对塑封料着色剂的改进来解决这个问题。总的来讲，在目前的封装工艺中，越来越多的制造商选择使用激光打码技术，尤其是在高性能产品中。

         器件装配的方式有二种，一种是所谓的波峰焊（wave soldering），另一种是所谓的回流焊（reflow soldering）。波峰焊主要用在插孔式PTH封装类型器件的装配，而表面贴装式SMT及混合型器件装配则大多使用回流焊。波峰焊是早期发展起来的一种PCB板上元器件装配工艺，现在已经较少使用。波峰焊的工艺过程包括上助焊剂、预热及将PCB板在一个焊料峰（solder wave）上通过，依靠表面张力和毛细管现象的共同作用将焊料带到PCB板和器件引脚上，形成焊接点。在波峰焊工艺中，熔融的焊料被一股股喷射出来，形成焊料峰，故有此名。目前，元器件装配最普遍的方法是回流焊工艺（reflow soldering），因为它适合表面贴装的元器件，同时，也可以用于插孔式器件与表面贴装器件混合电路的装配。由于现在的元器件装配大部分是混合式装配，所以，回流焊工艺的应用更为广泛。回流工艺看似简单，其实包含了多个工艺阶段：将焊膏（solder paste）中的溶剂蒸发掉；xx助焊剂（flux），并使助焊作用得以发挥；小心地将要装配的元器件和PCB板进行预热；让焊料熔化并润湿所有的焊接点；以可控的降温速率将整个装配系统冷却到一定的温度。回流工艺中，器件和PCB板要经受高达210℃到230℃的高温，同时，助焊剂等化学物质对器件都有腐蚀性，所以，装配工艺条件处置不当，也会造成一系列的可靠性问题。

         封装质量必须是封装设计和制造中压倒一切的考虑因素。质量低劣的封装可危害集成电路器件性能的其它优点，如速度、价格低廉、尺寸小等等。封装的质量低劣是由于从价格上考虑比从达到高封装质量更多而造成的。事实上，塑料封装的质量与器件的性能和可靠性有很大的关系，但封装性能更多取决于封装设计和材料选择而不是封装生产，可靠性问题却与封装生产密切相关。
在完成封装模块的打码（marking）工序后，所有的器件都要100％进行测试，在完成模块在PCB板上的装配之后，还要进行整块板的功能测试。这些测试包括一般的目检、老化试验（burn-in）和最终的产品测试（final testing）。老化试验是对封装好的电路进行可靠性测试（reliability test），它的主要目的是为了检出早期失效的器件，称为infant mortality。在该时期失效的器件一般是在硅制造工艺中引起的缺陷（即，它属于坏芯片，但在片上测试时并未发现）。在老化试验中，电路插在电路板上，加上偏压，并放置在高温炉中。老化试验的温度、电压负载和时间都因器件的不同而不同，同一种器件，不同的供应商也可能使用不同的条件。但比较通用的条件是在125℃到150 ℃温度下，通电电压在6.2到7.0伏（一般高出器件工作电压20％到40％）通电测试24到48小时。

         为了了解集成电路器件的使用寿命和可靠性，除了上述的老化试验外，常用加速试验使器件在较短的时间里失效，并进行失效机理分析，以便尽快找到失效原因，改进设计或工艺条件，提高器件的寿命和可靠性。加速试验（accelerated test）是可靠性测试中的一种，一般选择一个或几个可能引起器件失效的加速因子，如潮气、温度、溶剂、润滑剂、沾污、一般的环境应力和剩余应力等，模拟器件在实际使用过程中可能遇到的使用环境。对绝大多数集成电路产品来讲，最短的工作时间也有好几年，但是，制造的时间却很短，因此，在常规操作条件下做资质试验（qualification test）是不太实际的，也是不经济的。对于使用寿命很长、可靠性很高的产品来讲，在60％的置信度（confidence level）条件下，以每千小时0.1％的失效速率（即103FIT，failure unit）测试产品，则无失效时间长达915,000小时，即若器件样本数为915，则要测试1,000小时才会有一个器件失效；若器件的样本数为92，则要测试10,000小时才会有一个器件失效，这样的测试即不经济又费时，因此，必须在加速使用条件下进行测试。由于失效是随时间分布的，所以，在分析失效速度时要用到许多统计的方法，包括根据辅助可靠性要求设计的置信度和样本数。加速试验包括以下步骤：选择加速力；确定加速力的强度；设计测试程序，确定单重加速还是多重加速；将测试数据外推到实际操作条件。在选择加速力时尤其要特别小心，因为加速试验的目的是在于让确实存在的缺陷提前暴露出来，而不是为了诱导产生新的缺陷或让存在的缺陷逃脱。加速力选择要与器件可靠性要求紧密关联，否则可能对改进设计、材料选择、工艺参数确定等方面产生误导作用。不同的器件，其使用条件和可靠性要求不同，需要设计不同的加速试验，以便实验数据能真正反映器件的正常寿命，为改进设计或工艺提供可靠的实验依据。

         在加速试验进行过程中，通常会在不同的时间里对试验样品进行电学性能测试，测试通过的样品继续进行试验，测试没有通过的样品，则要进行失效分析。器件电学性能测试异常，通常有三种情况：开路、短路、电参数漂移。

         器件失效常常有二种情况，一种是所谓的过载（overstress），另一种是破损（wearout）。前一种的失效是瞬时的、灾难性的，后一种是累积的，漫长的，首先表现在器件性能的衰退，然后才是器件失效。引起器件失效的机理有多种，但常与金属部件的锈蚀联系在一起，造成锈蚀的原因包括机械、热、电学、辐射、化学（mechanical、thermal、electrical、radiation、chemical）等诱导因素。在机械方面，包括一般的冲击、振动（如汽车发动机罩下面的电子装置）、填充料颗粒在硅芯片上产生的应力、惯性力（如加农炮外壳在发射时引信受到的力）等，这些负荷对材料和结构的响应有弹性形变、塑性形变、弯曲（buckle）、脆性或柔性断裂（fracture）、界面分层、疲劳裂缝产生及增殖、蠕变（creep）及蠕变开裂等；在热学方面，包括芯片粘结剂固化时的放热、引线键合前的预加热、成型工艺、后固化、邻近元器件的重新加工（rework）、浸锡、波峰焊、回流焊等，热负荷造成的影响在于材料的热膨胀，由于材料之间的CTE失配，引起局部应力，导致失效；在电学方面，突然的电冲击（如汽车发动时的点火）、由于电压不稳和电传输过程中突然的振荡（如接地不良）而引起的电流波动、静电电荷、电过载或输入电压过高、电流过大，电负荷造成介电击穿、电压表面击穿、电能的热损耗、电迁移，还会引起电锈蚀、由于枝蔓晶生长而引起的漏电流、电热降解等；在辐射方面，封装材料中微量的放射性元素（如铀、钍等放射性元素）引起的a粒子辐射，尤其对存储器有影响，会引起器件性能下降及包封料的降聚作用，在器件表面覆盖聚酰亚胺涂层或用人工合成的填充料都是解决的途径；在化学方面，环境造成的锈蚀、氧化、离子表面枝蔓生长等都会引起失效，而潮湿环境下的潮气进入则是最主要的问题，进入塑封料中的潮气，会将材料中的催化剂等其它添加剂中的离子萃取出来，生成副产品，进入芯片上的金属焊盘、半导体结构、材料的界面等，xx失效机理。另外，特殊的机械失效也会影响器件性能，如双极型器件中的小信号电流增益和MOS器件中的互导主要受较大机械应力的影响。减小应力诱导参数变化和失效的方法之一是积极从封装设计、材料选择和工艺参数中来分配热收缩应力。

         失效机理分析对于理解和改进塑料封装工艺方面的价值是无法估量的，对失效的器件进行彻底的、正规的分析，并采取适当的改进措施，可以大大提高生产力、成品率和封装质量。同时，为了保证器件的电学和力学方面的可靠性，在封装设计中失效分析也是关键的因素，而为了使失效分析达到{zj0}效果，一定要按部就班地进行分析，以保证不遗漏相关的信息。发现器件失效后，要找到真正引起失效的原因或机理，并不太容易。除了封装模块的开裂之外，其它失效都发生在模块之内。所以，要了解器件失效的真正原因，必须有相应的分析手段。失效分析方法一般可分为无损检测和开封检测二种。无损检测就是借助于光、电、声等方法，在不破坏器件结构的条件下，寻找器件失效的原因。开封检测则是首先打开器件的封装部分，再借助仪器设备对失效原因进行检测。是否要打开包封体是在进行失效分析时要作的{dy}个重要的决定，一些非破坏性的分析技术，如光学显微镜、X射线显微术和扫描声显微镜在失效分析中已被广泛应用，因为它们可以观察器件的外部形貌或可以"穿透"包封体而"看到"封装内部的一些失效情况。但是，当封装内部缺陷尺度小于1微米时，就达到了这些技术的分辨率极限。在许多情况下，需要打开包封体以检测封装内部的缺陷。开封方法包括化学、机械和等离子体刻蚀等。

         器件失效的分析方法有许多，包括各种价格昂贵的专门设备，下面，将介绍一些常用的分析设备。
X射线成象术：X射线可以穿过塑封料并对包封内部的金属部件成像，因此，它特别适用 于评价由流动诱导应力引起的引线变形和/或芯片焊盘的位移。在电路测试中，引线断裂的结果是开路，而引线交叉或引线压在芯片焊盘的边缘上或芯片的金属布线上，则表现为短路。X射线分析还可用于评估气泡的产生和位置，塑封料中那些直径大于1毫米的大空洞，很容易探测到，而微束（fine focus）X射线分析仪可探测到尺寸更小的气泡。X射线分析仪都有一个可以三维移动的平台，并且还可以在一定范围内旋转。在Z轴方向上，要有足够的位移，以方便在不同位置上聚焦。在XY方向，平台要足够大，以方便对整条框架带进行检测而不用将模块切割下来，因为引线扭曲是朝着与转移罐同方向或远离转移罐方向发展，常常暗示着在封装材料选择、封装设计、模具设计和工艺参数确定中的不足，所以，需要在一次检测中同时完成一条框架带上的模块，而不是将模块从框架代上切割下来检测。用X射线检测芯片焊盘的位移较为困难，因为焊盘位移相对于原来的位置来说更多的是倾斜而不是平移，所以，在用X射线分析时必须从侧面穿过较厚的塑封料来检测。检测芯片焊盘位移更好的方法是用剖面法，这已是破坏性分析了。

         C－SAM：C模式扫描超声显微镜的工作原理与普通医学上所用的B超很相似，只是它使用的是C模式。声波显微镜很快被集成电路封装研究和失效分析实验室接受是因为它可提供封装电路内部损坏的非破坏性图像，例如封装开裂、空洞、分层等。用于检测集成电路封装的声波成像技术有好几种，但最广泛应用的模式是反射式。在该种模式中，聚集声波脉冲穿过封装模块，返回的声波（回声）用于内部结构的成像，这种技术就是通常所说的C－SAM，因为它将七十年代在斯坦福大学发展起来的扫描声显微术与五十年代起就用于非破坏性测试的C－扫描检测深度分布结合起来，充分发挥了xx分析和显示能力。因为声波是物质波（matter wave），C－SAM技术能够反映X射线成像术无法探测到的封装裂痕。C－SAM的初级声波脉冲频率在15到100兆赫兹，现在，一些用于探测倒扣芯片封装缺陷的C－SAM的频率更高达250兆赫兹以上。C－SAM的空间分辨率在50到400微米之间，取决于许多因素，包括声波显微镜的频率、封装模块的厚度及塑封料对声波的吸收等。

         显微镜：显微镜在封装失效分析中十分有用，许多电路中的特征和缺陷度是通过显微镜确定的。显微镜包括一般的光学显微镜和电子显微镜。光学显微镜的放大倍数从低倍、中倍到高倍都很有用，可以用于观测开封后的封装模块芯片表面缺陷，如球焊的浮起，钝化层开裂等。光学显微镜{zh0}可以同时从目镜和显示屏中观察，若带有成像技术（拍照、录象）就更加理想。扫描电子显微镜（SEM）也是十分有用的失效分析工具，它可以用于观察光学显微镜无法清楚反映的问题，并可以把缺陷放大。大部分SEM都附带EDX（energy dispersion X-ray），可用于探测所选区域的材料成分（元素），对于表面沾污、界面分层等的分析很有帮助。透射电子显微镜（TEM）在封装失效分析中也有使用，但并不普遍。
其它分析方法：由于封装工艺中大量使用高分子材料，所以，一些高分子表征手段使用也十分广泛，如DSC（differential scanning calorimetry，差分扫描量热仪）、TMA（thermomechanical analysis，热机械分析）、TGA（thermogravimetric analysis，热重分析）、DMA（dynamic mechanical analysis，动态机械分析）及流变分析等，这些设备可以帮助了解和掌握高分子材料的热性能、机械（力学）性能和流变性能，对于工艺条件的改进是很有帮助的。另外，一些表面分析仪器如SIMS、TOF－SIMS、AES、XPS、FTIR等在封装失效分析中也常常用到，由于在前面各章中已作了专门介绍，在这里就不再重复了。

         在器件失效分析中，另一种十分有用的分析方法是剖面分析（cross-section）方法，即将封装模块进行切割，观察其截面情况。为了使剖面分析能真正反映失效的部位及失效模式，切割的位置和剖面制备的方法都很重要。剖面制备的方法可以通过带锯、轮锯等金刚石工具进行切割，然后用研磨、抛光等方法，对截面进行进一步的加工，以使表面更易观察。制备完成的样品可以在光学显微镜、电子显微镜等下面进行进一步的观察和分析，以获取更多的信息。但是，剖面制备过程中，也可能破坏原有的器件结构，使某些失效信息丢失，因此，在进行剖面分析之前，要进行全面的考虑，拟定完整的分析方案。
随着集成电路工艺进入深亚微米时代，以金属铜代替金属铝作为晶圆上互连材料的迫切性越来越大。目前，在0.18微米工艺中，已有一些制造商采用了铜布线，而在0.13微米工艺中，以铜替代铝已是不争的事实。由于封装工艺的金属互连直接与晶圆上的金属互连相接触，并通过它们形成了器件与系统的电通路，因此，晶圆布线材料的变化，将对封装工艺产生深刻的影响。同时，由于芯片的特征尺寸越来越小，对引线键合工艺造成的压力也越来越大，因为要在如此细微的间距中进行引线键合，对于金属引线的尺寸要求和键合方法都是一种考验。因此，采用新的互连方法是{wy}的选择。倒装（flip chip）焊或倒扣技术就是一个十分吸引人的选择。所谓的倒扣芯片封装技术，就是将集成电路芯片的有源区面向基板的互连形式。所以，无论是引线键合还是凸缘键合，只要其芯片有源区面向基板，都称为倒扣芯片技术。从目前国际上对于倒扣芯片封装工艺的研究和应用情况来看，高互连密度、高性能器件的倒扣芯片封装技术，普遍采用以IBM C4技术为基本工艺，并加以一定的改进。这种技术的特点是可以达到相当高的互连密度，若同时采用陶瓷封装工艺的话，其器件的可靠性也很高，但它的价格亦十分昂贵，所以，它主要应用于航天航空工业及军事方面，以及一些对可靠性有特殊要求的场合。另一方面，在一些可靠性要求并不那么高，芯片的输入/输出端数目也并不太多，但特别强调器件尺寸大小的情况下，在印刷电路板上的直接芯片倒扣封装技术，就显得非常关键，例如在手提电脑、移动通讯等方面。而且，印刷电路板上的芯片直接倒扣封装技术，在应用了底部填充料技术后，其可靠性也有了很大的提高，它在价格方面的优势，使它的应用范围越来越广。所以，倒扣芯片技术也因此可以划分为FCIP（flip chip in packaging）及FCOB（flip chip on board）技术。无论哪一种技术，其关键是芯片上凸缘（bump）的制备。

         IBM 的C4（controlled-collapse chip connection）技术是在1965年发展起来的，并成为IBM System/360系列计算机的逻辑基础。C4技术的凸缘制备主要是通过电子束蒸发、溅射等工艺，将UBM（under bump metallurgy）或BLM（ball limiting metallurgy）沉积在芯片的铝焊盘上。UBM一般有三层，分别为铬/铬－铜（50-50）/铜，这个结构可以保证凸缘与铝焊盘的粘结性并防止金属间的互扩散。在UBM的上面，还有一层很薄的金层，主要是防止金属铜的氧化。凸缘的成分是铅锡合金，根据不同的应用要求可以选用低共熔化合物或其它的组分。IBM常用的组分是5wt%Sn/95wt%Pb，它的熔点分别为308℃（solid）和312℃（liquid）或3wt%Sn/97wt%Pb它的熔点分别为314℃（solid）和320℃（liquid）。IBM的基板是陶瓷基板，所以可以忍受超过300℃的回流温度。由于IBM的C4技术工艺复杂、设备昂贵，所以长期以来，其应用都局限在一些高性能、高要求、高成本的场合。
经过改进的C4工艺，采用了电镀铜层和焊料层的方法，大大降低了成本，使得倒装焊技术的应用，有了较大的发展。

         从上面的描述中可以看出，以前在做bumping工艺时，都是在已经做完周边布线的晶圆上在设计阶段，就可以考虑后道封装的要求，将周边布线改为面栅阵列（area grid array），同时可以取消UBM工艺及金属铜层的制备，大大减少了工艺步骤，使倒装焊技术得以加快推广的步伐。因此，铜工艺不但将带来芯片制造工艺方面的变化，而且也将对封装工艺带来极大的冲击，引起封装技术和系统连接技术的大变革。