什么是电子封装 (electronic packaging)? 封装最初的定义是：保护电路芯片免受周围环境的影响（包括物理、化学的影响）。所以，在最初的微电子封装中，是用金属罐 (metal can) 作为外壳，用与外界xx隔离的、气密的方法，来保护脆弱的电子元件。但是，随着集成电路技术的发展，尤其是芯片钝化层技术的不断改进，封装的功能也在慢慢异化。通常认为，封装主要有四大功能，即功率分配、信号分配、散热及包装保护，它的作用是从集成电路器件到系统之间的连接，包括电学连接和物理连接。目前，集成电路芯片的I/O线越来越多，它们的电源供应和信号传送都是要通过封装来实现与系统的连接；芯片的速度越来越快，功率也越来越大，使得芯片的散热问题日趋严重；由于芯片钝化层质量的提高，封装用以保护电路功能的作用其重要性正在下降。电子封装的类型也很复杂。从使用的包装材料来分，我们可以将封装划分为金属封装、陶瓷封装和塑料封装；从成型工艺来分，我们又可以将封装划分为预成型封装(pre-mold)和后成型封装（post-mold）；至于从封装外型来讲，则有SIP(single in-line package)、DIP(dual in-line package)、PLCC(plastic-leaded chip carrier)、PQFP(plastic quad flat pack)、SOP(small-outline package)、TSOP(thin small-outline package)、PPGA(plastic pin grid array)、PBGA(plastic ball grid array)、CSP (chip scale package)等等；若按{dy}级连接到第二级连接的方式来分，则可以划分为PTH (pin-through-hole)和SMT（surface-mount-technology）二大类，即通常所称的插孔式（或通孔式）和表面贴装式。

       金属封装是半导体器件封装的xxx的形式，它将分立器件或集成电路置于一个金属容器中，用镍作封盖并镀上金。金属圆形外壳采用由可伐合金材料冲制成的金属底座，借助封接玻璃，在氮气保护气氛下将可伐合金引线按照规定的布线方式熔装在金属底座上，经过引线端头的切平和磨光后，再镀镍、金等惰性金属给与保护。在底座中心进行芯片安装和在引线端头用铝硅丝进行键合。组装完成后，用10号钢带所冲制成的镀镍封帽进行封装，构成气密的、坚固的封装结构。金属封装的优点是气密性好，不受外界环境因素的影响。它的缺点是价格昂贵，外型灵活性小，不能满足半导体器件日益快速发展的需要。现在，金属封装所占的市场份额已越来越小，几乎已没有商品化的产品。少量产品用于特殊性能要求的军事或航空航天技术中。

       陶瓷封装是继金属封装后发展起来的一种封装形式，它象金属封装一样，也是气密性的，但价格低于金属封装，而且，经过几十年的不断改进，陶瓷封装的性能越来越好，尤其是陶瓷流延技术的发展，使得陶瓷封装在外型、功能方面的灵活性有了较大的发展。目前，IBM的陶瓷基板技术已经达到100多层布线，可以将无源器件如电阻、电容、电感等都集成在陶瓷基板上，实现高密度封装。陶瓷封装由于它的{zy1}性能，在航空航天、军事及许多大型计算机方面都有广泛的应用，占据了约10％左右的封装市场（从器件数量来计）。陶瓷封装除了有气密性好的优点之外，还可实现多信号、地和电源层结构，并具有对复杂的器件进行一体化封装的能力。它的散热性也很好。缺点是烧结装配时尺寸精度差、介电系数高（不适用于高频电路），价格昂贵，一般主要应用于一些xx产品中。

       相对而言，塑料封装自七十年代以来发展更为迅猛，已占据了90％（封装数量）以上的封装市场份额，而且，由于塑料封装在材料和工艺方面的进一步改进，这个份额还在不断上升。塑料封装{zd0}的优点是价格便宜，其性能价格比十分优越。随着芯片钝化层技术和塑料封装技术的不断进步，尤其是在八十年代以来，半导体技术有了革命性的改进，芯片钝化层质量有了根本的提高，使得塑料封装尽管仍是非气密性的，但其抵抗潮气侵入而引起电子器件失效的能力已大大提高了，因此，一些以前使用金属或陶瓷封装的应用，也已渐渐被塑料封装所替代。

       SIP是从封装体的一边引出管脚。通常，它们是通孔式的，管脚插入印刷电路板的金属孔内。这种形式的一种变化是锯齿型单列式封装(ZIP)，它的管脚仍是从封装体的一边伸出 ，但排列成锯齿型。这样，在一个给定的长度范围内，提高了管脚密度。SIP的吸引人之 处在于它们占据最少的电路板空间，但在许多体系中，封闭式的电路板限制了SIP的高度 和应用。

       DIP封装的管脚从封装体的两端直线式引出。DIP的外形通常是长方形的，管脚从长的一边伸出。绝大部分的DIP是通孔式，但亦可是表面贴装式。对DIP来说，其管脚数通常在 8至64（8、14、16、18、20、22、24、28、40、48、52和64）之间，其中，24至40管脚 数的器件最常用于逻辑器件和处理器，而14至20管脚的多用于记忆器件，主要取决于记 忆体的尺寸和外形。

       当器件的管脚数超过48时，DIP结构变得不实用并且浪费电路板空间。称为芯片载体(ch ip carrier)或quad的封装，四边都有管脚，对高引脚数器件来说，是较好的选择。之所 以称之为芯片载体，可能是由于早期为保护多引脚封装的四边引脚，绝大多数模块是封 装在预成型载体中。而后成型技术的进步及塑料封装可靠性的提高，已使高引脚数四边 封装成为常规封装技术。其它一些缩写字可以区分是否有引脚或焊盘的互连，或是塑料 封装还是陶瓷封装体。诸如LLC(lead chip carrier)，LLCC(leadless chip carrier)用 于区分管脚类型。PLCC(plastic leaded chip carrier)是最常见的四边封装。PLCC的管 脚间距是0.050英寸，与DIP相比，其优势是显而易见的。PLCC的引脚数通常在20至84之间（20、28、32、44、52、68和84）。 还有一种划分封装类型的参数是封装体的紧凑程度。小外形封装通常称为SO，SOP或SOI C。它封装的器件相对于它的芯片尺寸和所包含的引脚数来说，在电路板上的印迹(foot print)是出乎寻常的小。它们能达到如此的紧凑程度是由于其引脚间距非常小，框架特 殊设计，以及模块厚度极薄。在SO封装结构中，两边或四边引脚设计都有。这些封装的 特征是在芯片周围的模封料及其薄，因而，SO封装发展和可靠性的关键是模封料在防止 开裂方面的性能。SOP的引脚数一般为8、14和16。

         四方扁平封装（QFP）其实是微细间距、薄体LCC，在正方或长方形封装的四周都有引脚。其管脚间距比PLCC的0.050英寸还要细，引脚呈欧翅型与PLCC的J型不同。QFP可以是塑料封装，可以是陶瓷封装，塑料QFP通常称为PQFP。PQFP有二种主要的工业标准，电子工业协会(EIA)的连接电子器件委员会(Joint Electronic Device Committee, JEDEC)注册的PQFP是角上有凸缘的封装，以便在运输和处理过程中保护引脚。在所有的引脚数和各种封装体尺寸中，其引脚间距是相同的，都为0.025英寸。日本电子工业协会(EIAJ)注册的PQFP没有凸缘，其引脚间距用米制单位，并有三种不同的间距：1.0mm，0.8mm和0.65mm，八种不同的封装体尺寸，从10mm*10mm到40mm*40mm，不规则地分布到三种不同的引脚间距上，提供十五种不同的封装形式，其引脚数可达232个。随着引脚数的增加，还可以增加封装的类型?同一模块尺寸可以有不同的引脚数目，是封装技术的一个重要进展，这意味着同一模具、同一切筋打弯工具可用于一系列引脚数的封装。但是，EIAJ的PQFP没有凸缘，这可能会引起麻烦，因为在运输过程中，必须把这些已封装好的器件放在一个特别设计的运输盒中，而JEDEC的PQFP只要置于普通的管子里就可以运输，因为凸缘可以使它们避免互相碰撞。EIAJ的PQFP的长方形结构还为将来高引脚数封装的互连密度带来好处。当引脚数大于256时，在0.100英寸间距的电路板上，长方形外形可达到较高的互连密度，这是因为周边的一些引脚可以通过模块下的通孔转换成平面引脚，达到PGA的互连密度。在正方形结构中，并非所有模块下的通孔均可以插入，必须有一些芯片的连接要转换到模块外形的外面，提高其有效互连面积。长方形结构可以使短边引脚数少于64个、引脚间距不大于0.025英寸(1mm)的所有引脚都插入模块底下的通孔中。PQFP最常见的引脚数是84、100、132、164和196。

       当引脚数目更高时，采用PQFP的封装形式就不太合适了，这时，BGA封装应该是比较好的 选择，其中PBGA也是近年来发展最快的封装形式之一。BGA封装技术是在模块底部或上表 面焊有许多球状凸点，通过这些焊料凸点实现封装体与基板之间互连的一种先进封装技 术。广义的BGA封装还包括矩栅阵列(LGA)和柱栅阵列(CGA)。矩栅阵列封装是一种没有焊 球的重要封装形式，它可直接安装到印制线路板(PCB)上，比其它BGA封装在与基板或衬 底的互连形式要方便得多，被广泛应用于微处理器和其他xx芯片封装上。BGA技术在二 十世纪九十年代中期开始应用，现在已成为xx器件的主要封装技术，同时，它仍处于上升期，发展空间还相当大。目前用于BGA封装的基板有BT树脂、柔性带、陶瓷、FR-5等等。在BGA封装中，基板成本要占总成本的80％左右。BT树脂是BGA封装中应用最广的基板，同时，随着BGA封装在整个IC封装市场地位的不断提高，也导致对基板材料数量和种 类的需求不断增长。
综上所述，电子封装技术所涉及的范围相当广泛，本培训课程不可能一一详述。在本节 中，将介绍最普遍的塑料封装技术及相关的一些材料。

       一般所说的塑料封装，如无特别的说明，都是指转移成型封装(transfer molding)，封 装工序一般可分成二部分：在用塑封料包封起来以前的工艺步骤称为装配(assembly)或 前道操作(front end operation)，在成型之后的工艺步骤称为后道操作(back end ope ration)。在前道工序中，净化室级别为100到1,000级。有些成型工序也在净化室中进行 ，但是，机械水压机和预成型品中的粉尘，很难使净化室达到10,000级以上。一般来讲 ，随着硅芯片越来越复杂和日益趋向微型化，将使更多的装配和成型工序在粉尘得到控 制的环境下进行。转移成型工艺一般包括晶圆减薄(wafer ground)、晶圆切割(wafer d icing or wafer saw)、芯片贴装(die attach or chip bonding)、引线键合(wire bon ding)、转移成型(transfer molding)、后固化(post cure)、去飞边毛刺(deflash)、上焊锡(solder plating)、切筋打弯(trim and form)、打码(marking)等多道工序。下面 ，将对各个工序作简单的介绍。

       晶圆减薄是在专门的设备上，从晶圆背面进行研磨，将晶圆减薄到适合封装的程度。由 于晶圆的尺寸越来越大（从4英寸、5英寸、6英寸，发展到8英寸、甚至12英寸），为了 增加晶圆的机械强度，防止晶圆在加工过程中发生变形、开裂，晶圆的厚度也一直在增 加。但是，随着系统朝轻薄短小的方向发展，芯片封装后模块的厚度变得越来越薄，因 此，在封装之前，一定要将晶圆的厚度减薄到可以接受的程度，以满足芯片装配的要求 。如6英寸晶圆，厚度是675微米左右，减薄后一般为150微米。在晶圆减薄的工序中，受 力的均匀性将是关键，否则，晶圆很容易变形、开裂。

       晶圆减薄后，可以进行划片(saw ing or dicing)。较老式的划片机是手动操作的，现在，一般的划片机都已实现全自动化。划片机同时配备脉冲激光束、钻石尖的划片工具或是包金刚石的锯刀。无论是部分划线还是xx分割硅片，锯刀都是{zh0}的，因为它划出的边缘整齐，很少有碎屑和裂口 产生。硅芯片常常称为die，也是由于这个装配工序（die的原意是骰子，即小块的方形物，划开后的芯片一般是很小的方形体，很象散落一地的骰子）。已切割下来的芯片要贴装到框架的中间焊盘(die-paddle)上。焊盘的尺寸要和芯片大小相匹配，若焊盘尺寸太大，则会导致引线跨度太大，在转移成型过程中会由于流动产生的应力而造成引线弯曲及芯片位移现象。贴装的方式可以是用软焊料（指Pb-Sn合金，尤其是含Sn的合金）、Au-Si低共熔合金等焊接到基板上，在塑料封装中最常用的方法是使用聚合物粘结剂(polymer die adhesive)粘贴到金属框架上。常用的聚合物是环氧(epoxy)或聚酰亚胺（polyimide），以Ag（颗粒或薄片）或Al2O3 作为填充料（filler），填充量一般在75％到80％之间，其目的是改善粘结剂的导热性，因为在塑料封装中，电路运行过程中产生的绝大部分热量将通过芯片粘结剂——框架散发出去。用芯片粘结剂贴装的工艺过程如下：用针筒或注射器将粘结剂涂布到芯片焊盘上（要有合适的厚度和轮廓，对较小芯片来讲，内圆角形可提供足够的强度，但不能太靠近芯片表面，否则会引起银迁移现象），然后用自动拾片机（机械手）将芯片xx地放置到芯片焊盘的粘结剂上面。对于大芯片，误差<25微米（1 mil），角误差<0.3°。对15到30微米厚的粘结剂，压力在5N/cm2。芯片放置不当，会产生一系列问题：如空洞造成高应力；环氧粘结剂在引脚上造成搭桥现象，引起内连接问题；在引线键合时造成框架翘曲，使得一边引线应力大，一边引线应力小，而且为了找准芯片位置，还会使引线键合的生产力降低，成品率下降。聚合物粘结剂通常需要进行固化处理，环氧基质粘结剂的固化条件一般是150°C，1小时（也有用186°C，0.5小时固化条件的）。聚酰亚胺的固化温度要更高一些，时间也更长。具体的工艺参数可通过差分量热仪（Differential Scanning Calorimetry, DSC）实验来确定。

       在塑料封装中，引线键合是主要的互连技术，尽管现在已发展了TAB(tape automated bonding)、FC(flip chip)等其它互连技术，但占主导地位的技术仍然是引线键合技术。在塑料封装中使用的引线主要是金线，其直径一般在0.025mm到0.032mm(1.00mil到1.25 mil)。引线的长度常在1.5mm到3mm (60mil到120mil) 之间，而弧圈的高度可比芯片所在平面到0.75mm(30mil)。键合技术有热压焊(thermocompression)，热超声焊(thermosonic)等。这些技术的优点是容易形成球形（所谓的球焊技术，ball bonding），并且可以防止金线氧化。为了降低成本，也在研究用其它金属丝，如铝、铜、银、钯等来替代金丝键合。热压焊的条件是二种金属表面紧紧接触，控制时间、温度、压力，使得二种金属发生连接。表面粗糙（不平整）、有氧化层形成或是有化学沾污、吸潮等都会影响到键合效果，降低键合强度。热压焊的温度在300°C到400°C，时间一般为40毫秒（通常，加上寻找键合位置等程序，键合速度是每秒二线）。超声焊的优点是可避免高温，因为它用20到60 KHz的超声振动提供焊接所需的能量，所以，焊接温度可以降低一些。超声焊是所谓的楔焊（wedge bonding）而不是球焊（ball bonding），在引线与焊盘连接后，再用夹具或利刃切断引线（clamp tear or table tear）。楔焊的缺点是必须旋转芯片和基座，以使它们始终处于楔焊方向上，所以，楔焊的速度就必须放慢。它的优点是焊接面积与引线面积相差不大，可以用于微细间距(fine pitch)的键合。将热和超声能量同时用于键合，就是所谓的热超声焊。与热压焊相比，热超声焊{zd0}的优点是将键合温度从350℃ 降到250℃ 左右（也有人认为可以用100℃ 到150℃ 的条件），这可以大大降低在铝焊盘上形成Au-Al金属间化合物的可能性，延长器件寿命，同时降低了电路参数的漂移。在引线键合方面的改进主要是因为需要越来越薄的封装，有些超薄封装的厚度仅有0.4毫米左右。所以，引线环（loop）从一般的8至12密尔（200到300微米）减小到4至5密尔（100到125微米），这样，引线的张力就很大，引线绷得很紧。楔焊的优点是可以用于微细间距焊盘上，适合于高密度封装，它甚至可用于焊盘间距小于75微米的键合，而若采用球焊，则1密尔（25微米）的金丝，其球焊的直径在2.5到4密尔（63至102微米）之间，要比楔焊大得多。
塑料封装的成型技术也有许多种，包括转移成型技术、喷射成型技术（inject molding）、预成型技术（premolding）等，但最主要的成型技术是转移成型技术(transfer molding)。转移成型使用的材料一般为热固性聚合物(thermosetting polymer)。所谓的热固性聚合物是指在低温时，聚合物是塑性的或流动的，但当将其加热到一定温度时，即发生所谓的交联反应(cross-linking)，形成刚性固体。再将其加热时，只能变软而不可能熔化、流动。在塑料封装中使用的典型成型技术的工艺过程如下：将已贴装好芯片并完成引线键合的框架带置于模具中，将塑封料的预成型块在预热炉中加热（预热温度在90℃到95℃之间），然后放进转移成型机的转移罐中。在转移成型活塞的压力之下，塑封料被挤压到浇道中，并经过浇口注入模腔（在整个过程中，模具温度保持在170℃到175℃左右）。塑封料在模具中快速固化，经过一段时间的保压，使得模块达到一定的硬度，然后用顶杆顶出模块，成型过程就完成了。用转移成型法密封微电子器件，有许多优点。它的技术和设备都比较成熟，工艺周期短，成本低，几乎没有后整理（finish）方面的问题，适合于大批量生产。当然，它也有一些明显的缺点：塑封料的利用率不高（在转移罐、壁和浇道中的材料均无法重复使用，约有20％到40％的塑封料被浪费）；使用标准的框架材料，对于扩展转移成型技术至较先进的封装技术（如TAB等）不利；对于高密度封装有限制。

       对于大多数塑封料来说，在模具中保压几分钟后，模块的硬度足可以达到允许顶出，但是，聚合物的固化（聚合）并未全部完成。由于材料的聚合度（固化程度）强烈影响材料的玻璃化转变温度及热应力，所以，促使材料全部固化以达到一个稳定的状态，对于提高器件可靠性是十分重要的，后固化就是为了提高塑封料的聚合度而必须的工艺步骤，一般后固化条件为170℃ 到175℃，2至4小时。目前，也发展了一些快速固化（fast cure molding compound）的塑封料，在使用这些材料时，就可以省去后固化工序，提高生产效率。

       在封装成型过程中，塑封料可能会从二块模具的合缝处渗出来，流到模块外的框架材料上。若是塑封料只在模块外的框架上形成薄薄的一层，面积也很小，通常称为树脂溢出（resin bleed）。若渗出部分较多、较厚，则称为毛刺（flash）或是飞边毛刺（flash and strain）。造成溢料或毛刺的原因很复杂，一般认为是与模具设计、注模条件及塑封料本身有关。毛刺的厚度一般要薄于10微米，它对于后续工序如切筋打弯等工艺带来麻烦，甚至会损坏机器。因此，在切筋打弯工序之前，要进行去飞边毛刺工序（deflash）。随着模具设计的改进，以及严格控制注模条件，毛刺问题越来越不严重了，在一些比较先进的封装工艺中，已不再进行去飞边毛刺的工序了。去飞边毛刺工序工艺主要有：介质去飞边毛刺(media deflash)、溶剂去飞边毛刺(solvent deflash)、水去飞边毛刺(water deflash)。另外，当溢料发生在框架堤坝(dam bar)背后时，可用所谓的dejunk工艺。其中，介质和水去飞边毛刺的方法用得最多。用介质去飞边毛刺时，是将研磨料，如粒状的塑料球和高压空气一起冲洗模块。在去飞边毛刺过程中，介质会将框架引脚的表面轻微擦毛，这将有助于焊料和金属框架的粘连。在以前曾有用xx的介质，如粉碎的胡桃壳和杏仁核，但由于它们会在框架表面残留油性物质而被放弃。用水去飞边毛刺工艺是利用高压的水流来冲击模块，有时也会将研磨料和高压水流一起使用。用溶剂来去飞边毛刺通常只适用于很薄的毛刺。溶剂包括N－甲基吡咯烷酮（NMP）或双甲基呋喃（DMF）。

         对封装后框架外引脚的后处理可以是电镀(solder plating)或是浸锡(solder dipping)工艺，该工序是在框架引脚上作保护性镀层，以增加其抗蚀性，并增加其可焊性。电镀目前都是在流水线式的电镀槽中进行，包括首先进行清洗，然后在不同浓度的电镀槽中进行电镀，{zh1}冲淋、吹干，然后放入烘箱中烘干。浸锡也包括清洗工序，然后放到助焊剂（flux）中进行浸泡，再放入熔融的焊锡中浸泡，{zh1}用热水冲淋。焊锡的成分一般是63Sn/37Pb。这是一种低共融合金，其熔点在183－184℃之间。也有用成分为85Sn/15Pb、90Sn/10Pb、95Sn/5Pb的，有的日本公司甚至用98Sn/2Pb的焊料。减少铅的用量，主要是出于环境的考虑，因为铅对环境的影响正日益引起人们的高度重视。而镀钯工艺，则可以避免铅的环境污染问题。但是，由于通常钯的粘结性并不太好，需要先镀一层较厚的、致密的、富镍的阻挡层。钯层的厚度仅为76微米（3密尔）。由于钯层可以承受成型温度，所以，可以在成型之前完成框架的上焊锡工艺。并且，钯层对于芯片粘结和引线键合都适用，可以避免在芯片粘结和引线键合之前必须对芯片焊盘和框架内引脚进行选择性镀银（以增加其粘结性），因为镀银时所用的电镀液中含有氰化物，给安全生产和废弃物处理带来麻烦。